Автор-составитель:
Учебно-методический комплекс по дисциплине Схемотехника ЭВМ составлен в соответствии с требованиями Государственного образовательного стандарта высшего профессионального образования и на основании примерной учебной программы данной дисциплины в соответствии с государственными требованиями к минимуму содержания и уровню подготовки инженера по специальности 230101.65 Вычислительные машины, комплексы, системы и сети. Дисциплина входит в федеральный компонент цикла специальных дисциплин специальности и является обязательной для изучения. Данный учебно-методический комплекс рассмотрен и одобрен на заседании Учебно-методической комиссии РОАТ. Протокол №4 от 01.07.2011.
Рабочая учебная программа по дисциплине …………………………………… |
3 |
Конспект лекций по дисциплине ……………………………………………….. |
10 |
Задание на контрольную работу и общие указания к выполнению контрольной работы …………………………………………………................... |
109 |
Методические указания студентам ……………………………………………. |
116 |
Методические указания преподавателям ……………………………………… |
117 |
Вопросы к зачету ……………………………………………………………….. |
118 |
Экзаменационные вопросы по дисциплине …………………………………… |
119 |
Экзаменационные билеты по дисциплине …………………………………….. |
121 |
Целью изучения дисциплины является овладение студентами методами построения функциональных узлов и устройств технического обеспечения информационных систем, вычислительных машин, комплексов и систем, в том числе с использованием систем автоматизированного проектирования.
Изучив дисциплину, студент должен:
знать и уметь использовать современную элементную базу (СИС, БИС, СБИС, ПЛМ, БК, ПЛИС и др.); систему параметров и характеристики микросхем различного уровня интеграции; методы построения функциональных устройств и узлов технического обеспечения ИС и ЭВМ, в том числе подсистемы полупроводниковой памяти; принципы автоматизации функционально-логического этапа проектирования цифровых узлов и устройств;
владеть методами выбора элементной базы для построения того или иного узла ИС и ЭВМ; методикой разработки цифровых блоков и устройств; методами оценки рисков сбоя в комбинационных и последовательностных устройствах; методикой расчета основных технических характеристик разрабатываемого устройства.
Содержание дисциплины
Раздел 1
Микросхемы типа ТТЛ, ЭСЛ, КМОП
Классификация и основные параметры цифровых микросхем. Микросхемы типа ТТЛ: схема базового элемента, входная, выходная и передаточная характеристики, модификации базового элемента, совместная работа в составе узлов и устройств. Микросхемы типа ЭСЛ: схема базового элемента, входная, выходная и передаточная характеристики, модификации базового элемента, совместная работа в составе узлов и устройств. Микросхемы типа КМОП: схема базового элемента, входная, передаточная характеристика, понятие динамического тока потребления, совместная работа в составе узлов и устройств. Основные серии стандартных интегральных микросхем.
Простейшие комбинационные устройства. Устройство, принцип работы и правили каскадирования дешифраторов, демультиплексоров, мультиплексоров, шифраторов, логических компараторов, схем контроля четности и нечетности. Схемы арифметических устройств: полный одноразрядный сумматор, многоразрядные сумматоры с последовательным и параллельным переносом, схемы ускоренного переноса, стандартные схемы АЛУ, матричные умножители.
Классификация триггеров. Одно- и двухступенчатые триггеры. Триггеры с динамическим управлением. Триггеры RS, D, Т, JK типа. Параллельные, последовательные и параллельно-последовательные регистры. Классификация счетчиков. Суммирующие и вычитающие счетчики. Счетчики с последовательным и параллельным переносом. Реверсивные счетчики. Счетчики с произвольным модулем счета.
Классификация запоминающих устройств. Основные понятия, термины и характеристики. Постоянные запоминающие устройства: структурная схема, принцип работы и устройство ячейки памяти, способы программирования микросхем ПЗУ, ППЗУ, РППЗУ, ЭСППЗУ. Оперативные запоминающие устройства: Структурная схема, временная диаграмма работы, электрическая схема ячейки памяти микросхем СОЗУ и ДОЗУ. Правила построения блоков памяти на основе стандартных БИС ЗУ.
Способы согласования линий связи. Формирователи и распределители импульсов. Синхронизация в цифровых устройствах. Риски сбоя в комбинационных и последовательностных узлах и методы борьбы с ними. Особенности проектирования функциональных узлов на основе БК и ПЛИС. Автоматизация функционально-логического проектирования цифровых узлов.
Лекционные занятия – 16 часов
Лабораторные занятия – 12 часов
Контрольные работы (количество) – 1
Самостоятельная работа – 172 часов
Зачет (количество) – 1
Экзамен (количество) - 1
ПЕРЕЧЕНЬ ТЕМ ЛЕКЦИОННЫХ ЗАНЯТИЙ
Примерный объем в часах
№ п/п |
Наименование темы |
Количество часов | ||
ЛК |
ЛБ |
СРС | ||
1 |
Микросхемы типа ТТЛ, ЭСЛ, КМОП Классификация и основные параметры цифровых микросхем. Микросхемы типа ТТЛ: схема базового элемента, входная, выходная и передаточная характеристики, модификации базового элемента, совместная работа в составе узлов и устройств. Микросхемы типа ЭСЛ: схема базового элемента, входная, выходная и передаточная характеристики, модификации базового элемента, совместная работа в составе узлов и устройств. Микросхемы типа КМОП: схема базового элемента, входная, передаточная характеристика, понятие динамического тока потребления, совместная работа в составе узлов и устройств. Основные серии стандартных интегральных микросхем. |
2 |
|
44 |
2 |
Комбинационные устройства Простейшие комбинационные устройства. Устройство, принцип работы и правили каскадирования дешифраторов, демультиплексоров, мультиплексоров, шифраторов, логических компараторов, схем контроля четности и нечетности. Схемы арифметических устройств: полный одноразрядный сумматор, многоразрядные сумматоры с последовательным и параллельным переносом, схемы ускоренного переноса, стандартные схемы АЛУ, матричные умножители. |
4 |
4 |
52 |
3 |
Последовательностные устройства Классификация триггеров. Одно- и двухступенчатые триггеры. Триггеры с динамическим управлением. Триггеры RS, D, Т, JK типа. Параллельные, последовательные и параллельно-последовательные регистры. Классификация счетчиков. Суммирующие и вычитающие счетчики. Счетчики с последовательным и параллельным переносом. Реверсивные счетчики. Счетчики с произвольным модулем счета. |
4 |
4 |
21 |
4 |
Запоминающие устройства Классификация запоминающих устройств. Основные понятия, термины и характеристики. Постоянные запоминающие устройства: структурная схема, принцип работы и устройство ячейки памяти, способы программирования микросхем ПЗУ, ППЗУ, РППЗУ, ЭСППЗУ. Оперативные запоминающие устройства: Структурная схема, временная диаграмма работы, электрическая схема ячейки памяти микросхем СОЗУ и ДОЗУ. Правила построения блоков памяти на основе стандартных БИС ЗУ. |
4 |
4 |
24 |
5 |
Функционально-логическое проектирование узлов и блоков ИС и ЭВМ Способы согласования линий связи. Формирователи и распределители импульсов. Синхронизация в цифровых устройствах. Риски сбоя в комбинационных и последовательностных узлах и методы борьбы с ними. Особенности проектирования функциональных узлов на основе БК и ПЛИС. Автоматизация функционально-логического проектирования цифровых узлов. |
2 |
4 |
31 |
Итого |
16 |
12 |
172 |
ИНФОРМАТИКА
ВВЕДЕНИЕ
Предлагаемое учебное пособие поможет студентам освоить теоретические основы булевой алгебры, способы задания функций алгебры логики и их минимизации различными способами, а также научиться синтезировать логические схемы в различных логических базисах. Приведенные в пособии электрические схемы базовых элементов ТТЛ, ЭСЛ и КМОП и их основные технические характеристики, в том числе по перспективным КМОП и БиКМОП сериям микросхем с пониженным напряжением питания, позволяют не только понять принцип их работы, но и проводить необходимые схемотехнические расчеты. Большое внимание уделено рассмотрению принципов работы комбинационных и последовательностных узлов и правил проектирования блоков ЭВМ на их основе. Значительное место в пособии отведено схемам полупроводниковой памяти, в том числе современной динамической памяти, на основе которой строится
основная память ПЭВМ. Приведены основные сведения о системе автоматизированного проектирования MicroSim Design Lab, которая позволяет автоматизировать схемотехнический этап проектирования цифровых устройств.
1.1. Классификация и основные параметры цифровых микросхем
Основой для построения современной вычислительной техники являются цифровые интегральные схемы (ЦИС), сложность которых принято характеризовать степенью интеграции КИ.
где Nэл − число элементов «И-НЕ» либо «ИЛИ-НЕ», расположенных на кристалле микросхемы.
По степени интеграции микросхемы подразделяют:
• на малые интегральные схемы (МИС) — это схемы 1...2 степени интеграции, содержащие от нескольких до 100 элементов, в состав которых входит один или несколько логических элементов «И», «ИЛИ», «НЕ», триггеров и т.п.;
• средние интегральные схемы (СИС) — схемы 2...3-й степени интеграции, содержащие от нескольких десятков до 1000 элементов, в состав которых входят один или несколько функциональных узлов типа регистр, счетчик, дешифратор и т.п.;
• большие интегральные схемы (БИС) — это схемы 3...4-й степени интеграции, содержащие от нескольких сотен до 10 000 элементов, в состав которых входит одно или несколько функциональных устройств (например, арифметико-логическое устройство, оперативное запоминающее устройство, программируемая логическая матрица и др.);
• сверхбольшие интегральные схемы (СБИС) — схемы 5...7-й степени интеграции, представляющие собой законченные микроэлектронные изделия, способные выполнять функции аппаратуры.
По способу представления информации ИС делятся на потенциальные и импульсные. В потенциальных ИС значения логического нуля и единицы представляются двумя существенно различающимися уровнями электрического сигнала: высоким и низким. Чаще всего низкий потенциал принимают за «0» и обозначают Uo (UI), а высокий потенциал принимают за «1» и обозначают U1 (UH). Такое представление называется положительной логикой. При использовании отрицательной логики за «О» принимают высокий потенциал, а за «1» − низкий потенциал.
В импульсных ЦИС одно из значений логического сигнала определяется наличием на выходе схемы импульсов определенной длительности и амплитуды, а другое значение − отсутствием импульсов. В положительной логике отсутствие импульсов соответствует «О», а наличие − «1».
Большинство типов современных ИС относится к классу потенциальных. Для характеристики потенциальных микросхем используется следующая система параметров:
выходные напряжения низкого и высокого уровня (U0L> UOH)
при заданных токах нагрузки;
входные токи низкого и высокого уровня (IlL, lIH);
порог переключения UTH;
абсолютная помехоустойчивость по отношению к помехам по-
мощность РСС или ток 1СС, потребляемые от источника питания;
времена задержек распространения сигнала от входа до выхода при
изменении сигнала на выходе из «О» в «1» (tРLH) и из «1»в «O»(tРHL);
времена подготовки (tSU) и удержания (tH) входных сигналов
Параметры цифровых схем определяются по их статическим и переходным характеристикам. Основной статической характеристикой ИС является передаточная характеристика U0 = f(UI). По типу передаточной характеристики
Рис. 1.1. Типовая передаточная характеристика инвертирующего логического элемента
Различают инвертирующие и неинвертирующие ЦИС. Типичная передаточная характеристика инвертирующего логического элемента представлена на рис. 1.1. На передаточной характеристике можно выделить три ярко выраженных участка: I — соответствует состоянию Uo = UH; II − соответствует состоянию Uo= UL, III − промежуточному состоянию или зоне неопределенности.
Максимально допустимая величина потенциальной помехи, не вызывающая логического переключения или сбоя, называется помехоустойчивостью и определяется выражениями
где UП0, UП1 —порог переключения при изменении выходного напряжения из «1» в «О» и из «О» в «1» соответственно.
Эффективным средством повышения помехоустойчивости является получение гистерезиса на передаточной характеристике (рис. 1.2).
Входная характеристика логических схем II =f(UI) служит для определения значений входных токов IIL и IIH. Выходные характеристики UOL =f(UoH), Uон =f(IOL) позволяют определить зависимость выходных напряжений низкого и высокого уровней от токов нагрузки.
Ток потребления, соответственно и мощность потребления, зависят от логического состояния микросхемы (особенно для МИС и СИС) и частоты переключения. Поэтому различают статическую мощность потребления, которая определяется согласно выражению
(1.3)
где Iqcc − ток потребления при Uвых = UL; IICC − ток потребления при Uвых = UH; UCC − напряжение питания,
Задержки распространения сигналов от входов до выходов микросхемы характеризуют их быстродействие и определяются с помощью переходных характеристик, которые приведены на рис. 2.3.
Время задержки распространения сигналов определяется как промежуток времени между моментами достижения входными и выходными потенциалами порога переключения. Значения tp существенно зависят от емкости нагрузки. Для характеристики быстродействия очень часто используют величину средней задержки
(1.4)
В ЦИС, содержащих элементы памяти, на подачу некоторых входных сигналов накладываются определенные временные ограничения,
Рис. 1.3. Переходные характеристики логических элементов
Понятия подготовки и удержания применимы не только к сигналам синхронизации и информационному, но распространяются и на процессы взаимодействия двух и более информационных сигналов.
Рис. 1.4. Время подготовки и удержания логических элементов с памятью
Микросхемы транзисторно-транзисторной логики (ТТЛ) являются основой для построения аппаратуры среднего и высокого быстродействия и в настоящее время получили наибольшее распространение.
Резистор R1 и многоэмиттерный транзистор (МЭТ) VT1 реализуют логическую функцию «И», транзистор VT2 с резистором R2 и цепочкой, образованной транзистором VT5 и резисторами R3 и R4, выполняют роль фазорасщепляющего каскада для выходного буферного каскада, построенного на транзисторах VT3...VT6. Резистор R5 предназначен для рассасывания объемного заряда из базы транзистора VT4 при выключении инвертора, а резистор R6 ограничивает «сквозные» токи, протекающие в схеме при ее переключении. Диоды VD1 и VD2 − антизвонные и предназначены для ограничения амплитуды отрицательных выбросов на входах микросхемы, что позволяет предотвратить ее ложные срабатывания.
Входная характеристика базового элемента ТТЛ приведена на рис. 1.6, а его передаточная характеристика − на рис. 1.7.
UIN − входное напряжение;
U* − прямое падение напряжения на переходе база−эмиттер многоэмиттерного транзистора;
Мэ − количество эмиттеров, на которые подано напряжение высокого уровня;
βI − инверсный коэффициент усиления транзистора VT1.
Участок III соответствует моменту переключения тока базы МЭТ из эмиттера в коллектор и определяет напряжение порога переключения (UTH). Участок IV входной характеристики определяет входной ток высокого уровня 1IH, который может быть определен по формуле
Рис. 1.7. Передаточная характеристика ТТЛ-элемента
(1.6)
−
входное напряжение низкого уровня, поданное на остальные эмиттеры.
На передаточной характеристике (рис. 1.7) условно показано выходное напряжение низкого уровня (U0L) для двух случаев: коэффициент разветвления К =10 (участок I) и Краз = 1 (участок II). В общем случае выходное напряжение низкого уровня может быть определено по формуле
(1.7)
(1.8)
где ЯN, ЯN1, ЯN2 − нормальный коэффициент усиления транзисторов VT6, VT3, VT4, включенных по схеме Дарлингтона;
rс −объемное сопротивление тела коллектора транзистора VT6;
4mТ, / ЯN IБ − динамическое сопротивление коллектор −эмиттер транзистора VT6 в режиме насыщения;
— ток базы транзистора VT6; IL — ток нагрузки.
В настоящее время микросхемы ТТЛ выпускаются только с диодами Шоттки, использование которых позволяет существенно повысить быстродействие ЦИС при одновременном снижении потребляемой мощности. Имеется множество модификаций ТТЛ-элементов, наибольший интерес среди которых представляют буферы с тремя состояниями и с открытым коллектором. Вентили с тремя состояниями (рис. 1.8)
являются основой для построения двунаправленных приемопередатчиков, широко используемых при проектировании микропроцессорных систем. Если на вход EZ подан высокий уровень напряжения, то буфер с тремя состояниями инвертирует информацию, поступающую на вход А. Если же на входе ЕZ низкий уровень напряжения, то выходные транзисторы VT4 и VT6 закрыты, что соответствует высоко-импедансному или третьему состоянию.
Рис. 1.8. Электрическая схема буфера с тремя состояниями
Работа этого элемента ничем не отличается от функционирования базового элемента, за исключением того, что к коллектору выходного транзистора необходимо подключать сопротивление нагрузки, второй вывод которого подсоединен к положительному выводу источника питания.
При проектировании аппаратуры на элементах ТТЛ возникают вопросы, связанные с передачей сигналов между блоками и внутри них, режимом неиспользуемых входов и т.д. Существуют общие рекомендации по решению этих вопросов, которые и будут рассмотрены ниже.
Неиспользуемые входы элементов типа «И» рекомендуется подключать к положительному выводу источника питания через резистор с сопротивлением 1 кОм. Через один резистор можно подключать не более 20 входов.
Для устранения помех, возникающих в шинах питания и земли, вследствие протекания сквозных токов в сложных инверторах, необходимо вблизи разъема и по площади печатной платы устанавливать блокировочные конденсаторы. Емкость конденсатора, устанавливаемого вблизи разъема, рассчитывается из соотношения: 0,1 мкФ на каждые 100 мА потребляемого тока. Дополнительно на каждые 5−10 ЦИС устанавливается блокировочный конденсатор емкостью 0,047−0,1 мкФ по площади печатной платы.
При передаче коротких импульсов, длительностью менее 100 не, с короткими фронтами даже в пределах печатной платы могут возникнуть существенные изменения в его форме. Для предотвращения искажений рекомендуется выход элемента, формирующего короткие импульсы, подключать к общей шине через резистор с сопротивлением 100 Ом. При передаче сигналов между блоками на расстояние до 3 м связи между ними рекомендуется выполнять витой парой, а при длине более 3 м − коаксиальным кабелем с волновым сопротивлением 100 Ом с применением согласующих сопротивлений на передающем и приемном концах.
Микросхемы эмиттерно-связанной логики (ЭСЛ) были разработаны для построения высокопроизводительных ЭВМ, сверхбыстродействующей контрольно-измерительной аппаратуры и высокоскоростных систем цифровой связи. Однако появление быстродействующих ТТЛ-серий и мощных микропроцессоров существенным образом ограничило сферу их применения.
Различные варианты элементов ЭСЛ реализуются на основе простейшей логической схемы — переключателя тока (рис. 1.10).
Переключатель тока образован транзисторами VT2...VT4 и резисторами Rk и Re. Транзисторы VT1 и VT5 являются эмиттерными повторителями и предназначены для согласования уровней между отдельными ЭСЛ элементами и переключения большой емкостной нагрузки. На базу транзистора VT4 подается опорное напряжение Uon равное -1,1...-1,2 В, которое и задает порог переключения токов между транзисторами VT2, VT3 и VT4. Если на оба входа переключателя тока поданы потенциалы ниже Uon (примерно -1,6 В), то транзисторы VT2, VT3 будут закрыты и весь ток будет протекать через транзистор VT4. Номиналы резисторов Rk и Re и их соотношение выбраны так, чтобы транзистор VT4, а соответственно и транзисторы VT2 и VT3, никогда не попадали в режим насыщения. При этом падение напряжения на резисторе Rk примерно равно логическому перепаду (U/л = 0,8 В). В этом случае на выходе F сформируется потенциал, соответствующий логическому нулю.
Если же хотя бы на один из входов будет подано напряжение выше порогового, то весь ток будет протекать через транзисторы VT2 или VT3, а транзистор VT4 закроется. При этом на выходе F сформируется логическая единица, а на выходе F − логический нуль.
Рис. 1.10. Электрическая схема базового элемента ЭСЛ
Важной особенностью элементов ЭСЛ является то, что они позволяют реализовать логическую функцию «Монтажное ИЛИ».
Микросхемы ЭСЛ потребляют значительно большую мощность и требуют для своего питания, как правило, два источника с напряжением -5,2 В (-4,5 В) и -2,2 В. Кроме того, аппаратура, построенная на ЭСЛ-микросхемах, обычно проектируется с принудительным воздухообменом (скорость воздушного потока должна быть не менее 2,5 м/с).
Uпорn n-канального транзистора (VT2), он будет закрыт, а транзистор VT1 − открыт. Так как ток через транзистор VT1 не протекает, то остаточное напряжение на р-канальном транзисторе примерно будет равно нулю Uостр = 0 , и на выходе инвертора сформируется высокий уровень напряжения Uвых = UСС.
Когда потенциал на входе инвертора увеличивается до уровня Uвх− Uпор, открывается транзистор VT2 и в схеме начинает протекать ток, определяемый выражением
(1.9)
1.4. Базовые элементы комплементарных МОП-транзисторов
Логические элементы, построенные на комплементарных транзисторах со структурой металл-окисел-полупроводник (КМОП), в настоящее время являются наиболее перспективными логическими схемами. Это обусловлено следующими факторами:
сверхнизкое энергопотребление в статическом режиме;
быстродействие КМОП-схем достигло уровня быстродействую-
возможность работы КМОП-схем в широком диапазоне питающих напряжений.
Типовая электрическая схема КМОП-инвертора приведена на рис. 2.12.
Диоды VD1, VD2, VD3 и резистор R1 образуют схему защиты входа от воздействия статического электричества
Падение напряжения на VT1 увеличивается, но пока рабочие точки VT1 находятся на крутом участке выходной характеристики, выходное напряжение уменьшается незначительно.
С дальнейшим ростом UBX, происходит увеличение тока стока п-канального транзистора и рабочие точки транзистора VT1 попадают в пологую область его выходных характеристик. Когда ток IDР достигает величины тока насыщения р-канального транзистора, определяемого выражением
(1.10)
равное порогу переключения UTH, определяется из условия IDP = IDN.
После переключения транзистор VT2 работает в крутой области характеристик и потенциал на выходе Uвых = Uостn. Когда потенциал UBX достигает значения Е – Uпорp , транзистор VT1 запирается и
на выходе устанавливается потенциал U0 = 0.
Передаточная характеристика КМОП-инвертора приведена на рис. 1.13.
Ширина зоны неопределенности имеет относительно малое значение Un < 0,1 В. При типовых значениях пороговых напряжений Uпорn,
помехоустойчивость составляет 2 и более В. Напряжение питания должно
быть больше
КМОП инвертор потребляет ток только при входных напряжениях
Максимальное значение IСС определяется выражением
(1.12)
В статическом режиме 1СС = 0. Типовая зависимость 1СС от напряжения Uвх приведена на рис. 1.13. Мощность потребления КМОП схем существенным образом зависит от частоты и емкости нагрузки и определяется выражением
PCC = fCLE2. (1.13)
Входное сопротивление КМОП-схем лежит в пределах 103... 105 МОм и определяется токами утечки.
В зависимости от технологии изготовления ИС подразделяются на серии, различающиеся физическими параметрами базовых элементов, а также числом и функциональным назначением входящих в их состав микросхем. С точки зрения развития технологии изготовления и улучшения электрических параметров цифровой логики принято выделять три поколения серий микросхем.
Первое поколение появилось в начале 60-х годов. Это были микросхемы диодно-транзисторной логики, которые фирма Texas Instruments впервые выпустила под общим названием − 74-я серия. Чуть позже появились микросхемы ТТЛ, а еще позже − ЭСЛ и КМОП. Так как микросхемы ТТЛ занимали промежуточную позицию по быстродействию и потребляемой мощности, то именно они оказались наиболее востребованы. Дальнейшее развитие ТТЛ серий шло в сторону уменьшения энергопотребления. Так, у микросхем с диодами Шоттки (серии 74S и 74LS) мощность потребления была снижена более чем в 2 раза по сравнению со стандартными сериями 74Н и 74 при практически неизменном быстродействии. Внедрение же передовых методов изоляции компонентов ИС в микросхемах серий 74AS и 74ALS позволило уменьшить энергопотребление еще почти в 3 раза. Основные технические характеристики микросхем ТТЛ серий представлены в табл. 1.1.
Таблица 1.1
Примечание. Время задержки распространения сигналов приведено для микросхем типа ЛАЗ (74хх00) при переключении выхода из низкого в высокий уровень и наоборот. Ток потребления указан для того же типа схем при различных логических уровнях на входах. Данные взяты из документации фирмы Texas Instruments.
Все серии микросхем, указанные в табл. 1.1, совместимы по уровням входных и выходных сигналов. Однако при использовании микросхем из разных серий необходимо учитывать их взаимную нагрузочную способность. Это означает, что к выходу ИС можно подключить столько входов, чтобы их суммарный входной ток не превышал ток нагрузки выхода, т.е. выполнялись условия:
(1.14)
где IOL, IOH − выходные токи нагрузок;
IIL, 1IH − входные токи;
N − количество входов, подключенных к выходу.
Серии ЭСЛ и КМОП-микросхем первого поколения значительно уступали ТТЛ ИС по функциональному составу и области применения. Кроме того, уровни логических сигналов, формируемых на их выходах, существенно отличались от ТТЛ-уровней. Поэтому в со-став этих серий было включено значительное количество преобразователей уровней, обеспечивающих совместную работу ЭСЛ или КМОП-микросхем и ТТЛ ИС. В табл. 1.2 приведены основные технические характеристики стандартных ЭСЛ и КМОП ИС.
Таблица 1.2
В настоящее время выпускаются микросхемы всех вышеуказанных 74 серий, но со значительно сокращенным ассортиментом, в основном, для ремонта оборудования. Серии К176 и К561 существуют исключительно в России.
Благодаря успехам микроэлектронных технологий параметры КМОП ИС не только достигли уровня ТТЛ-микросхем, но и превзошли их. Поэтому второе поколение стандартной логики выпускалось в основном по КМОП-технологии. Причем они сохранили полное функциональное соответствие с ТТЛ-сериями, за исключением серии 4000В (КР1561). Наиболее распространенные серии микросхем стандартной логики второго поколения и их основные параметры приведены в табл. 1.3.
Отличие между 74АС/АСТ, НС/НСТ и АНС/АНСТ заключается только в уровнях логических сигналов. В сериях без буквы «Т» напряжение питания может изменяться в широком диапазоне, однако уровни логических сигналов у них будут зависеть от этого напряжения. В сериях ACT, НСТ и АНСТ уровни логических сигналов всегда соответствуют стандартным ТТЛ-уровням при напряжении питания +5 В.
В середине 80-х годов появилась микроэлектронная технология, получившая название БиКМОП (BiCMOS). Эта технология позволила создать цифровые микросхемы, которые сочетают в себе лучшие свойства биполярных и КМОП ИС − сверхнизкое потребление в статическом режиме и высокое быстродействие при работе на значительную емкостную нагрузку. Это сочетание параметров оказалось наиболее полезным для шинных формирователей и регистров. Первой серией микросхем, выпущенной по БиКМОП-технологии, была специальная буферная серия − 74АВТ. Микросхемы этой серии работали при напряжении питания от 4,5 до 5,5 В, время задержки распространения сигнала не превышало 5 не, а выходной ток достигал -32/64 мА для «АП5» (74АВТ244). Однако при этом собственное потребление возрастало до 30 мА при нулевом состоянии выходов.
Дальнейшее развитие и совершенствование микросхем стандартной логики происходило в направлении понижения напряжений питания. Фирмы 77 и Fairchild выпустили целый ряд серий низковольтной логики (табл. 1.4).
Таблица 1.4
*Микросхемы серии 74ALVC имеют встроенные резисторы, так называемую функцию «bus hold». Это позволяет неиспользуемые входы не подключать к выводам земли или питания.
*Микросхемы серии 74LVT изготавливаются по БиКМОП-технологии. Имеют встроенную функцию «bus hold». Допускается подавать на входы напряжение до 5,5 В.
Существенное повышение быстродействия КМОП ИС позволяет использовать их в цифровой аппаратуре, работающей на частотах 100 МГц и выше. В связи с этим существенный интерес представляют данные о динамической мощности потребления различных серий микросхем, приведенные в табл. 1.5.
Таблица 1.5
Как следует из табл. 1.5, мощность потребления микросхем многих КМОП-серий становится выше, чем у биполярных.
В процессе разработки принципиальной схемы может возникнуть ситуация, когда используется только один или два вентиля из четырех, имеющихся в корпусе микросхемы. В этом случае целесообразно использовать микросхемы серии Pico-Gate. В корпусе этой ИС типа SOT23-5 содержится всего один логический вентиль вместо четырех, как в 74хх00 (ЛАЗ). Он обозначается 74AHC1G00, а в микросхеме 74LVC2G00 содержится два логических элемента, которые расположены в 8-выводном корпусе.
Входы и выходы цифровых микросхем
Характеристики и параметры входов и выходов цифровых микросхем определяются прежде всего технологией и схемотехникой их внутреннего строения. Но для разработчика цифровых устройств любая микросхема представляет собой всего лишь "черный ящик", внутренности которого знать не обязательно. Ему важно только четко представлять себе, как поведет себя та или иная микросхема в данном конкретном включении, будет ли она правильно выполнять требуемую от нее функцию.
Наибольшее распространение получили две технологии цифровых микросхем:
ТТЛ (TTL) и ТТЛШ (TTLS) — биполярная транзисторно-транзисторная логика и ТТЛ с диодами Шоттки;
КМОП (CMOS) — комплементарные транзисторы со структурой "металл–окисел–полупроводник".
Рис. 1.7. Входной и выходной каскады микросхем ТТЛШ
Рис. 1.8. Входной и выходной каскады микросхем КМОП
Различаются они типами используемых транзисторов и схемотехническими решениями внутренних каскадов микросхем. Отметим также, что микросхемы КМОП потребляют значительно меньший ток от источника питания, чем такие же микросхемы ТТЛ (или ТТЛШ) — правда, только в статическом режиме или на небольших рабочих частотах. На рис. 1.7 и 1.8 показаны примеры схем входных и выходных каскадов микросхем, выполненных по этим технологиям. Понятно, что точный учет всех эффектов в этих схемах, включающих в себя множество транзисторов, диодов и резисторов, крайне сложен, но обычно он просто не нужен разработчику цифровых схем.
Рассмотрим сначала входы микросхем.
На первом уровне представления (логическая модель) и на втором уровне представления (модель с временными задержками) о входах микросхем вообще ничего знать не нужно. Вход рассматривается как бесконечно большое сопротивление, никак не влияющее на подключенные к нему выходы. Правда, количество входов, подключенных к одному выходу, влияет на задержку распространения сигнала, но, как правило, незначительно, поэтому это влияние учитывается редко.
Даже на третьем уровне представления (электрическая модель) в большинстве случаев не нужно знать о внутреннем строении микросхемы, о схемотехнике входов. Достаточно считать, что при подаче на вход сигнала логического нуля из этого входа вытекает ток, не превышающий IIL, а при подаче сигнала логической единицы в этот вход втекает ток, не превышающий IIH. А для правильной логики работы микросхемы достаточно, чтобы уровень напряжения входного сигнала логического нуля был меньше UIL, а уровень напряжения входного сигнала логической единицы был больше UIH.
Особым случаем является ситуация, когда какой-нибудь вход не подключен ни к одному из выходов — ни к общему проводу, ни к шине питания (так называемый висящий вход). Иногда возможности микросхемы используются не полностью и на некоторые входы не подается сигналов. Однако при этом микросхема может не работать или работать нестабильно, так как ее правильное включение подразумевает наличие на всех входах логических уровней, пусть даже и неизменных. Поэтому рекомендуется подключать неиспользуемые входы к напряжению питания микросхемы UCC или к общему проводу (к земле) в зависимости от того, какой логический уровень необходим на этом входе. Но для некоторых серий микросхем, выполненных по технологии ТТЛ (например, К155 или КР531), неиспользуемые входы надо подключать к напряжению питания не напрямую, а только через резистор величиной около 1 кОм (достаточно одного резистора на 20 входов).
На неподключенных входах микросхем ТТЛ формируется напряжение около 1,5–1,6 В, которое иногда называют висячим потенциалом. Обычно этот уровень воспринимается микросхемой как сигнал логической единицы, но рассчитывать на это не стоит. Потенциал, образующийся на неподключенных входах микросхем КМОП, может восприниматься микросхемой и как логический нуль, и как логическая единица. В любом случае все входы надо куда-то подключать. Неподключенными допускается оставлять только те входы (ТТЛ, а не КМОП), состояние которых в данном включении микросхемы не имеет значения.
Выходы микросхем принципиально отличаются от входов тем, что учет их особенностей необходим даже на первом и втором уровнях представления.
Существуют три разновидности выходных каскадов, существенно различающиеся как по своим характеристикам, так и по областям применения:
стандартный выход или выход с двумя состояниями (обозначается 2С, 2S или, реже, ТТЛ, TTL);
выход с открытым коллектором (обозначается ОК, OC);
выход с тремя состояниями или (что то же самое) с возможностью отключения (обозначается 3С, 3S).
Стандартный выход 2С имеет всего два состояния: логический нуль и логическая единица, причем оба они активны, то есть выходные токи в обоих этих состояниях (IOL и IOH) могут достигать заметных величин. На первом и втором уровнях представления такой выход можно считать состоящим из двух выключателей, которые замыкаются по очереди (рис. 1.9), причем замкнутому верхнему выключателю соответствует логическая единица на выходе, а замкнутому нижнему — логический нуль.
Рис. 1.9. Три типа выходов цифровых микросхем
14 09 2014
8 стр.
25 12 2014
5 стр.
08 10 2014
4 стр.
09 10 2014
2 стр.
17 12 2014
1 стр.
08 10 2014
1 стр.
17 12 2014
1 стр.
01 10 2014
1 стр.