Flatik.ru

Перейти на главную страницу

Поиск по ключевым словам:

страница 1страница 2 ... страница 7страница 8


Автор-составитель:



Каспаров Игорь Викторович, к.т.н., профессор

Учебно-методический комплекс по дисциплине Схемотехника ЭВМ составлен в соответствии с требованиями Государственного образовательного стандарта высшего профессионального образования и на основании примерной учебной программы данной дисциплины в соответствии с государственными требованиями к минимуму содержания и уровню подготовки инженера по специальности 230101.65 Вычислительные машины, комплексы, системы и сети. Дисциплина входит в федеральный компонент цикла специальных дисциплин специальности и является обязательной для изучения. Данный учебно-методический комплекс рассмотрен и одобрен на заседании Учебно-методической комиссии РОАТ. Протокол №4 от 01.07.2011.




Содержание



Рабочая учебная программа по дисциплине ……………………………………

3

Конспект лекций по дисциплине ………………………………………………..

10

Задание на контрольную работу и общие указания к выполнению контрольной работы …………………………………………………...................

109

Методические указания студентам …………………………………………….

116

Методические указания преподавателям ………………………………………

117

Вопросы к зачету ………………………………………………………………..

118

Экзаменационные вопросы по дисциплине ……………………………………

119

Экзаменационные билеты по дисциплине ……………………………………..

121





Цели и задачи дисциплины
«Схемотехника ЭВМ» является дисциплиной, обеспечивающей переход от цикла общематематических и естественно-научных дисциплин к циклу общих профессиональных дисциплин.

Целью изучения дисциплины является овладение студентами методами построения функциональных узлов и устройств технического обеспечения информационных систем, вычислительных машин, комплексов и систем, в том числе с использованием систем автоматизированного проектирования.

Изучив дисциплину, студент должен:

знать и уметь использовать современную элементную базу (СИС, БИС, СБИС, ПЛМ, БК, ПЛИС и др.); систему параметров и характеристики микросхем различного уровня интеграции; методы построения функциональных устройств и узлов технического обеспечения ИС и ЭВМ, в том числе подсистемы полупроводниковой памяти; принципы автоматизации функционально-логического этапа проектирования цифровых узлов и устройств;

владеть методами выбора элементной базы для построения того или иного узла ИС и ЭВМ; методикой разработки цифровых блоков и устройств; методами оценки рисков сбоя в комбинационных и последовательностных устройствах; методикой расчета основных технических характеристик разрабатываемого устройства.

Содержание дисциплины
Раздел 1

Микросхемы типа ТТЛ, ЭСЛ, КМОП

Классификация и основные параметры цифровых микросхем. Микросхемы типа ТТЛ: схема базового элемента, входная, выходная и передаточная характеристики, модификации базового элемента, совместная работа в составе узлов и устройств. Микросхемы типа ЭСЛ: схема базового элемента, входная, выходная и передаточная характеристики, модификации базового элемента, совместная работа в составе узлов и устройств. Микросхемы типа КМОП: схема базового элемента, входная, передаточная характеристика, понятие динамического тока потребления, совместная работа в составе узлов и устройств. Основные серии стандартных интегральных микросхем.


Раздел 2

Комбинационные устройства

Простейшие комбинационные устройства. Устройство, принцип работы и правили каскадирования дешифраторов, демультиплексоров, мультиплексоров, шифраторов, логических компараторов, схем контроля четности и нечетности. Схемы арифметических устройств: полный одноразрядный сумматор, многоразрядные сумматоры с последовательным и параллельным переносом, схемы ускоренного переноса, стандартные схемы АЛУ, матричные умножители.


Раздел 3

Последовательностные устройства

Классификация триггеров. Одно- и двухступенчатые триггеры. Триггеры с динамическим управлением. Триггеры RS, D, Т, JK типа. Параллельные, последовательные и параллельно-последовательные регистры. Классификация счетчиков. Суммирующие и вычитающие счетчики. Счетчики с последовательным и параллельным переносом. Реверсивные счетчики. Счетчики с произвольным модулем счета.


Раздел 4

Запоминающие устройства

Классификация запоминающих устройств. Основные понятия, термины и характеристики. Постоянные запоминающие устройства: структурная схема, принцип работы и устройство ячейки памяти, способы программирования микросхем ПЗУ, ППЗУ, РППЗУ, ЭСППЗУ. Оперативные запоминающие устройства: Структурная схема, временная диаграмма работы, электрическая схема ячейки памяти микросхем СОЗУ и ДОЗУ. Правила построения блоков памяти на основе стандартных БИС ЗУ.


Раздел 5

Функционально-логическое проектирование узлов и блоков ИС и ЭВМ

Способы согласования линий связи. Формирователи и распределители импульсов. Синхронизация в цифровых устройствах. Риски сбоя в комбинационных и последовательностных узлах и методы борьбы с ними. Особенности проектирования функциональных узлов на основе БК и ПЛИС. Автоматизация функционально-логического проектирования цифровых узлов.


ВИДЫ РАБОТ С РАСПРЕДЕЛЕНИЕМ ВРЕМЕНИ
Всего часов – 200

Лекционные занятия – 16 часов

Лабораторные занятия – 12 часов

Контрольные работы (количество) – 1

Самостоятельная работа – 172 часов

Зачет (количество) – 1

Экзамен (количество) - 1
ПЕРЕЧЕНЬ ТЕМ ЛЕКЦИОННЫХ ЗАНЯТИЙ

Примерный объем в часах



№ п/п

Наименование темы

Количество часов

ЛК

ЛБ

СРС

1

Микросхемы типа ТТЛ, ЭСЛ, КМОП

Классификация и основные параметры цифровых микросхем. Микросхемы типа ТТЛ: схема базового элемента, входная, выходная и передаточная характеристики, модификации базового элемента, совместная работа в составе узлов и устройств. Микросхемы типа ЭСЛ: схема базового элемента, входная, выходная и передаточная характеристики, модификации базового элемента, совместная работа в составе узлов и устройств. Микросхемы типа КМОП: схема базового элемента, входная, передаточная характеристика, понятие динамического тока потребления, совместная работа в составе узлов и устройств. Основные серии стандартных интегральных микросхем.




2




44

2

Комбинационные устройства

Простейшие комбинационные устройства. Устройство, принцип работы и правили каскадирования дешифраторов, демультиплексоров, мультиплексоров, шифраторов, логических компараторов, схем контроля четности и нечетности. Схемы арифметических устройств: полный одноразрядный сумматор, многоразрядные сумматоры с последовательным и параллельным переносом, схемы ускоренного переноса, стандартные схемы АЛУ, матричные умножители.




4

4

52

3

Последовательностные устройства

Классификация триггеров. Одно- и двухступенчатые триггеры. Триггеры с динамическим управлением. Триггеры RS, D, Т, JK типа. Параллельные, последовательные и параллельно-последовательные регистры. Классификация счетчиков. Суммирующие и вычитающие счетчики. Счетчики с последовательным и параллельным переносом. Реверсивные счетчики. Счетчики с произвольным модулем счета.




4

4

21

4

Запоминающие устройства

Классификация запоминающих устройств. Основные понятия, термины и характеристики. Постоянные запоминающие устройства: структурная схема, принцип работы и устройство ячейки памяти, способы программирования микросхем ПЗУ, ППЗУ, РППЗУ, ЭСППЗУ. Оперативные запоминающие устройства: Структурная схема, временная диаграмма работы, электрическая схема ячейки памяти микросхем СОЗУ и ДОЗУ. Правила построения блоков памяти на основе стандартных БИС ЗУ.




4

4

24

5

Функционально-логическое проектирование узлов и блоков ИС и ЭВМ

Способы согласования линий связи. Формирователи и распределители импульсов. Синхронизация в цифровых устройствах. Риски сбоя в комбинационных и последовательностных узлах и методы борьбы с ними. Особенности проектирования функциональных узлов на основе БК и ПЛИС. Автоматизация функционально-логического проектирования цифровых узлов.




2

4

31

Итого

16

12

172


ИНФОРМАЦИОННО-МЕТОДИЧЕСКОЕ

ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ
Обязательная литература

  1. Горелик, В. Ю. Схемотехника ЭВМ: Учебное пособие / В.Ю. Горелик, А.Е. Ермаков, О.П. Ермакова – М.: ГОУ «Учебно-методический центр по образованию на железнодорожном транспорте», 2007. – 174 с.

  2. Дунаев, С. Д. Цифровая схемотехника: Учебное пособие / С.Д. Дунаев, С.Н. Золотарев. – М.: ГОУ «Учебно-методический центр по образованию на железнодорожном транспорте», 2007. – 238 с.

  3. Лаврентьев, Б. Ф. Схемотехника электронных средств: Учебное пособие / Б.Ф. Лаврентьев. – М.: Академия, 2010.


Рекомендуемая литература

  1. Браммер, Ю. А. Импульсные и цифровые устройства: Учебник / Ю.А. Браммер, И.Н. Пащук. – 6-изд. – М.: Высшая школа, 2002. – 351 с.

  2. Браммер, Ю. А. Цифровые устройства: Учебное пособие для вузов / Ю.А. Браммер, И.Н. Пащук. – М.: Высшая школа, 2004. – 229 с.


СРЕДСТВА ОБЕСПЕЧЕНИЯ ОСВОЕНИЯ

ДИСЦИПЛИНЫ
При освоении курса предполагается использовать следующее программное обеспечение:

  • Операционная система Windows XP или Windows 2000;

  • Пакет программ Microsoft Office 2003 или Microsoft Office XP;

  • Видеофильм об истории развития вычислительной и информационной техники, средств отображения информации.

Компьютерные программы: GPSS, PROTEL, VISIO, WORD, EXCEL, MATHCAD, PHOTOSCHOP, FINE RIEDER и другие.


СХЕМОТЕХНИКА ЭВМ

КОНСПЕКТ ЛЕКЦИЙ

ИНФОРМАТИКА



Лекция 1. Микросхемы типа ТТЛ, ЭСЛ, КМОП

ВВЕДЕНИЕ


За последние годы в области вычислительной техники произош­ли существенные изменения. Они были вызваны прежде всего тем, что персональные компьютеры превратились из простейших ЭВМ в мощные 64-разрядные вычислительные машины, способные решать самые сложные задачи. Во многом такой прогресс в области персо­нальных компьютеров обусловлен успехами микроэлектроники. Уже сейчас количество элементов, расположенных на кристалле микро­схемы, перешагнуло за 10 миллионов транзисторов и продолжает увеличиваться. Таким образом, современные сверхбольшие интег­ральные схемы (СБИС) представляют собой сложные функциональ­ные изделия. Наряду с этими схемами продолжается выпуск микро­схем малой и средней степени интеграции. В этих условиях требова­ния к подготовке специалистов по вычислительной технике смещаются в область принципов функционирования типовых узлов ЭВМ, техни­чески грамотного применения стандартных микросхем, проектирова­ния полузаказных больших интегральных схем (БИС) на основе ба­зовых матричных кристаллов и программируемых логических интег­ральных схем.

Предлагаемое учебное пособие поможет студентам освоить тео­ретические основы булевой алгебры, способы задания функций ал­гебры логики и их минимизации различными способами, а также научиться синтезировать логические схемы в различных логических базисах. Приведенные в пособии электрические схемы базовых эле­ментов ТТЛ, ЭСЛ и КМОП и их основные технические характерис­тики, в том числе по перспективным КМОП и БиКМОП сериям мик­росхем с пониженным напряжением питания, позволяют не только понять принцип их работы, но и проводить необходимые схемотех­нические расчеты. Большое внимание уделено рассмотрению прин­ципов работы комбинационных и последовательностных узлов и правил проектирования блоков ЭВМ на их основе. Значительное место в пособии отведено схемам полупроводниковой памяти, в том числе современной динамической памяти, на основе которой стро­ится

основная память ПЭВМ. Приведены основные сведения о сис­теме автоматизированного проектирования MicroSim Design Lab, которая позволяет автоматизировать схемотехнический этап проек­тирования цифровых устройств.

1.1. Классификация и основные параметры цифровых микросхем

Основой для построения современной вычислительной техники являются цифровые интегральные схемы (ЦИС), сложность которых принято характеризовать степенью интеграции КИ.


где Nэл − число элементов «И-НЕ» либо «ИЛИ-НЕ», расположенных на крис­талле микросхемы.

По степени интеграции микросхемы подразделяют:

• на малые интегральные схемы (МИС) — это схемы 1...2 степени интеграции, содержащие от нескольких до 100 элементов, в состав которых входит один или несколько логических элементов «И», «ИЛИ», «НЕ», триггеров и т.п.;

• средние интегральные схемы (СИС) — схемы 2...3-й степени ин­теграции, содержащие от нескольких десятков до 1000 элементов, в состав которых входят один или несколько функциональных узлов типа регистр, счетчик, дешифратор и т.п.;

• большие интегральные схемы (БИС) — это схемы 3...4-й степени интеграции, содержащие от нескольких сотен до 10 000 элементов, в состав которых входит одно или несколько функциональных устройств (например, арифметико-логическое устройство, оперативное запоми­нающее устройство, программируемая логическая матрица и др.);

• сверхбольшие интегральные схемы (СБИС) — схемы 5...7-й степе­ни интеграции, представляющие собой законченные микроэлектрон­ные изделия, способные выполнять функции аппаратуры.

По способу представления информации ИС делятся на потенциаль­ные и импульсные. В потенциальных ИС значения логического нуля и единицы представляются двумя существенно различающимися уровнями электрического сигнала: высоким и низким. Чаще всего низкий потенциал принимают за «0» и обозначают Uo (UI), а высо­кий потенциал принимают за «1» и обозначают U1 (UH). Такое представление называется положительной логикой. При использова­нии отрицательной логики за «О» принимают высокий потенциал, а за «1» − низкий потенциал.

В импульсных ЦИС одно из значений логического сигнала определя­ется наличием на выходе схемы импульсов определенной длительности и амплитуды, а другое значение − отсутствием импульсов. В положитель­ной логике отсутствие импульсов соответствует «О», а наличие − «1».

Большинство типов современных ИС относится к классу потен­циальных. Для характеристики потенциальных микросхем исполь­зуется следующая система параметров:

выходные напряжения низкого и высокого уровня (U0L> UOH)
при заданных токах нагрузки;

входные токи низкого и высокого уровня (IlL, lIH);

порог переключения UTH;

абсолютная помехоустойчивость по отношению к помехам по-­


ложительной полярности UП+ и отрицательной полярности U/П−;

мощность РСС или ток 1СС, потребляемые от источника питания;

времена задержек распространения сигнала от входа до выхода при
изменении сигнала на выходе из «О» в «1» (tРLH) и из «1»в «O»(tРHL);

времена подготовки (tSU) и удержания (tH) входных сигналов


относительно тактовых сигналов.

Параметры цифровых схем определяются по их статическим и пе­реходным характеристикам. Основной статической характеристикой ИС является передаточная характеристика U0 = f(UI). По типу передаточной характеристики

Рис. 1.1. Типовая передаточная характе­ристика инвертирующего логического элемента

Различают инвертирующие и неинвертирующие ЦИС. Типичная передаточная характеристика ин­вертирующего логического эле­мента представлена на рис. 1.1. На передаточной характерис­тике можно выделить три ярко вы­раженных участка: I — соответ­ствует состоянию Uo = UH; II − соответствует состоянию Uo= UL, III − промежуточному состоя­нию или зоне неопределенности.

Максимально допустимая ве­личина потенциальной помехи, не вызывающая логического пере­ключения или сбоя, называется помехоустойчивостью и опреде­ляется выражениями

где UП0, UП1 —порог переключения при изменении выходного напряжения из «1» в «О» и из «О» в «1» соответственно.

Эффективным средством повышения помехоустойчивости является получение гистерезиса на передаточной характеристике (рис. 1.2).

Входная характеристика логических схем II =f(UI) служит для оп­ределения значений входных токов IIL и IIH. Выходные характеристи­ки UOL =f(UoH), Uон =f(IOL) позволяют определить зависимость вы­ходных напряжений низкого и высокого уровней от токов нагрузки.

Ток потребления, соответственно и мощность потребления, зави­сят от логического состояния микросхемы (особенно для МИС и СИС) и частоты переключения. Поэтому различают статическую мощность потребления, которая определяется согласно выражению

(1.3)

где Iqcc − ток потребления при Uвых = UL; IICC − ток потребления при Uвых = UH; UCC − напряжение питания,



и динамическую мощность потребления, которая является функцией ча­стоты переключения логического элемента.

Задержки распространения сигналов от входов до выходов мик­росхемы характеризуют их быстродействие и определяются с помо­щью переходных характеристик, которые приведены на рис. 2.3.

Время задержки распространения сигналов определяется как про­межуток времени между моментами достижения входными и выход­ными потенциалами порога переключения. Значения tp существенно зависят от емкости нагрузки. Для характеристики быстродействия очень часто используют величину средней задержки

(1.4)

В ЦИС, содержащих элементы памяти, на подачу некоторых вход­ных сигналов накладываются определенные временные ограничения,


Рис. 1.3. Переходные характеристики логических элементов


которые принято характеризовать временем подготовки (tSU) и удер­жания (tH). Время подготовки — это интервал до поступления такто­вого сигнала, в течение которого информационный сигнал должен оставаться неизменным. Время удержания — это время после поступ­ления тактового сигнала, в течение которого информационный сиг­нал не должен изменяться. Необходимое время подготовки и удер­жания обеспечивает правильное восприятие элементом памяти по­даваемой на него входной информации. На рис. 1.4 в качестве примера показано время подготовки и удержания относительно по­ложительного фронта тактового сигнала.

Понятия подготовки и удержания применимы не только к сигна­лам синхронизации и информационному, но распространяются и на процессы взаимодействия двух и более информационных сигналов.



Рис. 1.4. Время подготовки и удержания логических элементов с памятью


1.2. Базовые элементы транзисторно-транзисторной логики

Микросхемы транзисторно-транзисторной логики (ТТЛ) являют­ся основой для построения аппаратуры среднего и высокого быстро­действия и в настоящее время получили наибольшее распространение.

Резистор R1 и многоэмиттерный транзистор (МЭТ) VT1 реализу­ют логическую функцию «И», транзистор VT2 с резистором R2 и це­почкой, образованной транзистором VT5 и резисторами R3 и R4, выполняют роль фазорасщепляющего каскада для выходного буфер­ного каскада, построенного на транзисторах VT3...VT6. Резистор R5 предназначен для рассасывания объемного заряда из базы транзис­тора VT4 при выключении инвертора, а резистор R6 ограничивает «сквозные» токи, протекающие в схеме при ее переключении. Диоды VD1 и VD2 − антизвонные и предназначены для ограничения амп­литуды отрицательных выбросов на входах микросхемы, что позво­ляет предотвратить ее ложные срабатывания.

Входная характеристика базового элемента ТТЛ приведена на рис. 1.6, а его передаточная характеристика − на рис. 1.7.



На входной характеристике ТТЛ элемента можно выделить четыре участка: участок I опре­деляется антизвонным диодом и характеризует способность микросхемы ограничивать выб­росы отрицательной полярнос­ти; участок II представляет со­бой прямую линию, наклон ко­торой может быть определен согласно выражению


UIN − входное напряжение;

U* − прямое падение напряжения на переходе база−эмиттер многоэмиттерного транзистора;

Мэ − количество эмиттеров, на ко­торые подано напряжение высокого уровня;

βI − инверсный коэффициент усиле­ния транзистора VT1.

Участок III соответствует моменту переключения тока базы МЭТ из эмиттера в коллектор и определя­ет напряжение порога переключения (UTH). Участок IV входной характе­ристики определяет входной ток вы­сокого уровня 1IH, который может быть определен по формуле

Рис. 1.7. Передаточная характерис­тика ТТЛ-элемента

(1.6)

входное напряжение низкого уровня, поданное на остальные эмиттеры.

На передаточной характеристике (рис. 1.7) условно показано вы­ходное напряжение низкого уровня (U0L) для двух случаев: коэффици­ент разветвления К =10 (участок I) и Краз = 1 (участок II). В общем случае выходное напряжение низкого уровня может быть определе­но по формуле

(1.7)

(1.8)

где ЯN, ЯN1, ЯN2 − нормальный коэффициент усиления транзисторов VT6, VT3, VT4, включенных по схеме Дарлингтона;

rс −объемное сопротивление тела коллектора транзистора VT6;

4mТ, / ЯN IБ − динамическое сопротивление коллектор −эмиттер тран­зистора VT6 в режиме насыщения;

— ток базы транзистора VT6; IL — ток нагрузки.

В настоящее время микро­схемы ТТЛ выпускаются толь­ко с диодами Шоттки, исполь­зование которых позволяет существенно повысить быстро­действие ЦИС при одновремен­ном снижении потребляемой мощности. Имеется множество модификаций ТТЛ-элементов, наибольший интерес среди ко­торых представляют буферы с тремя состояниями и с откры­тым коллектором. Вентили с тремя состояниями (рис. 1.8)

являются основой для построения двунаправленных приемопередат­чиков, широко используемых при проектировании микропроцессор­ных систем. Если на вход EZ подан высокий уровень напряжения, то буфер с тремя состояниями инвертирует информацию, поступающую на вход А. Если же на входе ЕZ низкий уровень напряжения, то вы­ходные транзисторы VT4 и VT6 закрыты, что соответствует высоко-импедансному или третьему состоянию.

Рис. 1.8. Электрическая схема буфера с тремя состояниями


Электрическая схема логи­ческого элемента ТТЛ-типа с открытым коллектором приве­дена на рис. 1.9, важной особен­ностью которого является то, что он позволяет реализовывать логическую функцию «Монтажное И» и работать на нестандартную нагрузку.

Работа этого элемента ничем не отличается от функциониро­вания базового элемента, за исключением того, что к коллектору выходного транзистора необходимо подключать сопротивление нагрузки, второй вывод которого подсоединен к по­ложительному выводу источника питания.

При проектировании аппаратуры на элементах ТТЛ возникают воп­росы, связанные с передачей сигналов между блоками и внутри них, режимом неиспользуемых входов и т.д. Существуют общие рекоменда­ции по решению этих вопросов, которые и будут рассмотрены ниже.

Неиспользуемые входы элементов типа «И» рекомендуется под­ключать к положительному выводу источника питания через резис­тор с сопротивлением 1 кОм. Через один резистор можно подклю­чать не более 20 входов.

Для устранения помех, возникающих в шинах питания и земли, вследствие протекания сквозных токов в сложных инверторах, необ­ходимо вблизи разъема и по площади печатной платы устанавли­вать блокировочные конденсаторы. Емкость конденсатора, устанав­ливаемого вблизи разъема, рассчитывается из соотношения: 0,1 мкФ на каждые 100 мА потребляемого тока. Дополнительно на каждые 5−10 ЦИС устанавливается блокировочный конденсатор емкостью 0,047−0,1 мкФ по площади печатной платы.

При передаче коротких импульсов, длительностью менее 100 не, с короткими фронтами даже в пределах печатной платы могут возник­нуть существенные изменения в его форме. Для предотвращения ис­кажений рекомендуется выход элемента, формирующего короткие импульсы, подключать к общей шине через резистор с сопротивле­нием 100 Ом. При передаче сигналов между блоками на расстояние до 3 м связи между ними рекомендуется выполнять витой парой, а при длине более 3 м − коаксиальным кабелем с волновым сопротив­лением 100 Ом с применением согласующих сопротивлений на пере­дающем и приемном концах.


1.3. Базовые элементы эмиттерно-связанной логики

Микросхемы эмиттерно-связанной логики (ЭСЛ) были разрабо­таны для построения высокопроизводительных ЭВМ, сверхбыстро­действующей контрольно-измерительной аппаратуры и высокоско­ростных систем цифровой связи. Однако появление быстродейству­ющих ТТЛ-серий и мощных микропроцессоров существенным образом ограничило сферу их применения.

Различные варианты элементов ЭСЛ реализуются на основе про­стейшей логической схемы — переключателя тока (рис. 1.10).

Переключатель тока образован транзисторами VT2...VT4 и рези­сторами Rk и Re. Транзисторы VT1 и VT5 являются эмиттерными повторителями и предназначены для согласования уровней между отдельными ЭСЛ элементами и переключения большой емкостной нагрузки. На базу транзистора VT4 подается опорное напряжение Uon равное -1,1...-1,2 В, которое и задает порог переключения токов между транзисторами VT2, VT3 и VT4. Если на оба входа переклю­чателя тока поданы потенциалы ниже Uon (примерно -1,6 В), то тран­зисторы VT2, VT3 будут закрыты и весь ток будет протекать через транзистор VT4. Номиналы резисторов Rk и Re и их соотношение выбраны так, чтобы транзистор VT4, а соответственно и транзисто­ры VT2 и VT3, никогда не попадали в режим насыщения. При этом падение напряжения на резисторе Rk примерно равно логическому перепаду (U/л = 0,8 В). В этом случае на выходе F сформируется по­тенциал, соответствующий логическому нулю.

Если же хотя бы на один из входов будет подано напряжение выше порогового, то весь ток будет протекать через транзисторы VT2 или VT3, а транзистор VT4 закроется. При этом на выходе F сформиру­ется логическая единица, а на выходе F − логический нуль.

Рис. 1.10. Электрическая схема базового элемента ЭСЛ


Таким образом, базовый элемент ЭСЛ реализует функцию «ИЛИ-ИЛИ-НЕ». Наличие прямого и инверсного выходов позволяет значи­тельно упростить функциональные схемы разрабатываемых устройств.

Важной особенностью элементов ЭСЛ является то, что они позволя­ют реализовать логическую функ­цию «Монтажное ИЛИ».

Микросхемы ЭСЛ потребля­ют значительно большую мощ­ность и требуют для своего пита­ния, как правило, два источника с напряжением -5,2 В (-4,5 В) и -2,2 В. Кроме того, аппаратура, построенная на ЭСЛ-микросхемах, обычно проектируется с принудительным воздухообменом (скорость воздушного потока должна быть не менее 2,5 м/с).

Uпорn n-канального транзистора (VT2), он будет закрыт, а транзистор VT1 − открыт. Так как ток через транзистор VT1 не протека­ет, то остаточное напряжение на р-канальном транзисторе пример­но будет равно нулю Uостр = 0 , и на выходе инвертора сформируется высокий уровень напряжения Uвых = UСС.

Когда потенциал на входе инвертора увеличивается до уровня Uвх− Uпор, открывается транзистор VT2 и в схеме начинает про­текать ток, определяемый выражением

(1.9)


1.4. Базовые элементы комплементарных МОП-транзисторов

Логические элементы, построенные на комплементарных транзи­сторах со структурой металл-окисел-полупроводник (КМОП), в на­стоящее время являются наиболее перспективными логическими схе­мами. Это обусловлено следующими факторами:

сверхнизкое энергопотребление в статическом режиме;

быстродействие КМОП-схем достигло уровня быстродействую-­


щих ТТЛ-схем;

возможность работы КМОП-схем в широком диапазоне пита­ющих напряжений.

Типовая электрическая схема КМОП-инвертора приведена на рис. 2.12.

Диоды VD1, VD2, VD3 и ре­зистор R1 образуют схему защи­ты входа от воздействия статичес­кого электричества



Падение напряжения на VT1 увеличивается, но пока рабо­чие точки VT1 находятся на крутом участке выходной характеристики, выход­ное напряжение уменьшается незначительно.

С дальнейшим ростом UBX, происходит увеличение тока стока п-канального транзистора и рабочие точки транзистора VT1 попада­ют в пологую область его выходных характеристик. Когда ток IDР достигает величины тока насыщения р-канального транзистора, оп­ределяемого выражением

(1.10)


падение UОСТ возрастает, а потенциал UВЫХ падает. Значение UВХ

равное порогу переключения UTH, определяется из условия IDP = IDN.

После переключения транзистор VT2 работает в крутой области характеристик и потенциал на выходе Uвых = Uостn. Когда потенциал UBX достигает значения Е – Uпорp , транзистор VT1 запирается и

на выходе устанавливается потенциал U0 = 0.

Передаточная характерис­тика КМОП-инвертора при­ведена на рис. 1.13.

Ширина зоны неопреде­ленности имеет относительно малое значение Un < 0,1 В. При типовых значениях по­роговых напряжений Uпорn,



помехоустойчивость составляет 2 и более В. Напряжение питания должно

быть больше
КМОП инвертор потребляет ток только при входных напряже­ниях
Максимальное значение IСС определяется выражением

(1.12)
В статическом режиме 1СС = 0. Типовая зависимость 1СС от на­пряжения Uвх приведена на рис. 1.13. Мощность потребления КМОП схем существенным образом зависит от частоты и емкости нагрузки и определяется выражением

PCC = fCLE2. (1.13)

Входное сопротивление КМОП-схем лежит в пределах 103... 105 МОм и определяется токами утечки.


1.5. Основные серии стандартных интегральных микросхем

В зависимости от технологии изготовления ИС подразделяются на серии, различающиеся физическими параметрами базовых элемен­тов, а также числом и функциональным назначением входящих в их состав микросхем. С точки зрения развития технологии изготовле­ния и улучшения электрических параметров цифровой логики при­нято выделять три поколения серий микросхем.

Первое поколение появилось в начале 60-х годов. Это были мик­росхемы диодно-транзисторной логики, которые фирма Texas Instruments впервые выпустила под общим названием − 74-я серия. Чуть позже появились микросхемы ТТЛ, а еще позже − ЭСЛ и КМОП. Так как микросхемы ТТЛ занимали промежуточную пози­цию по быстродействию и потребляемой мощности, то именно они оказались наиболее востребованы. Дальнейшее развитие ТТЛ серий шло в сторону уменьшения энергопотребления. Так, у микросхем с диодами Шоттки (серии 74S и 74LS) мощность потребления была снижена более чем в 2 раза по сравнению со стандартными сериями 74Н и 74 при практически неизменном быстродействии. Внедрение же передовых методов изоляции компонентов ИС в микросхемах серий 74AS и 74ALS позволило уменьшить энергопотребление еще почти в 3 раза. Основные технические характеристики микросхем ТТЛ серий представлены в табл. 1.1.
Таблица 1.1

Примечание. Время задержки распространения сигналов приведено для микро­схем типа ЛАЗ (74хх00) при переключении выхода из низкого в высокий уровень и наоборот. Ток потребления указан для того же типа схем при различных логиче­ских уровнях на входах. Данные взяты из документации фирмы Texas Instruments.

Все серии микросхем, указанные в табл. 1.1, совместимы по уров­ням входных и выходных сигналов. Однако при использовании мик­росхем из разных серий необходимо учитывать их взаимную нагру­зочную способность. Это означает, что к выходу ИС можно подклю­чить столько входов, чтобы их суммарный входной ток не превышал ток нагрузки выхода, т.е. выполнялись условия:

(1.14)

где IOL, IOH − выходные токи нагрузок;

IIL, 1IH − входные токи;

N − количество входов, подключенных к выходу.

Серии ЭСЛ и КМОП-микросхем первого поколения значительно уступали ТТЛ ИС по функциональному составу и области примене­ния. Кроме того, уровни логических сигналов, формируемых на их выходах, существенно отличались от ТТЛ-уровней. Поэтому в со-став этих серий было включено значительное количество преобразо­вателей уровней, обеспечивающих совместную работу ЭСЛ или КМОП-микросхем и ТТЛ ИС. В табл. 1.2 приведены основные тех­нические характеристики стандартных ЭСЛ и КМОП ИС.

Таблица 1.2

В настоящее время выпускаются микросхемы всех вышеуказан­ных 74 серий, но со значительно сокращенным ассортиментом, в ос­новном, для ремонта оборудования. Серии К176 и К561 существуют исключительно в России.

Благодаря успехам микроэлектронных технологий параметры КМОП ИС не только достигли уровня ТТЛ-микросхем, но и пре­взошли их. Поэтому второе поколение стандартной логики выпус­калось в основном по КМОП-технологии. Причем они сохранили полное функциональное соответствие с ТТЛ-сериями, за исключе­нием серии 4000В (КР1561). Наиболее распространенные серии мик­росхем стандартной логики второго поколения и их основные пара­метры приведены в табл. 1.3.

Отличие между 74АС/АСТ, НС/НСТ и АНС/АНСТ заключается только в уровнях логических сигналов. В сериях без буквы «Т» напря­жение питания может изменяться в широком диапазоне, однако уровни логических сигналов у них будут зависеть от этого напряжения. В сери­ях ACT, НСТ и АНСТ уровни логических сигналов всегда соответ­ствуют стандартным ТТЛ-уровням при напряжении питания +5 В.

В середине 80-х годов появилась микроэлектронная технология, получившая название БиКМОП (BiCMOS). Эта технология позво­лила создать цифровые микросхемы, которые сочетают в себе луч­шие свойства биполярных и КМОП ИС − сверхнизкое потребление в статическом режиме и высокое быстродействие при работе на зна­чительную емкостную нагрузку. Это сочетание параметров оказалось наиболее полезным для шинных формирователей и регистров. Пер­вой серией микросхем, выпущенной по БиКМОП-технологии, была специальная буферная серия − 74АВТ. Микросхемы этой серии ра­ботали при напряжении питания от 4,5 до 5,5 В, время задержки рас­пространения сигнала не превышало 5 не, а выходной ток достигал -32/64 мА для «АП5» (74АВТ244). Однако при этом собственное по­требление возрастало до 30 мА при нулевом состоянии выходов.

Дальнейшее развитие и совершенствование микросхем стандарт­ной логики происходило в направлении понижения напряжений пи­тания. Фирмы 77 и Fairchild выпустили целый ряд серий низковольт­ной логики (табл. 1.4).

Таблица 1.4


*Микросхемы серии 74ALVC имеют встроенные резисторы, так называемую функцию «bus hold». Это позволяет неиспользуемые входы не подключать к выво­дам земли или питания.

*Микросхемы серии 74LVT изготавливаются по БиКМОП-технологии. Имеют встроенную функцию «bus hold». Допускается подавать на входы напряжение до 5,5 В.
Существенное повышение быстродействия КМОП ИС позволяет использовать их в цифровой аппаратуре, работающей на частотах 100 МГц и выше. В связи с этим существенный интерес представляют данные о динамической мощности потребления различных серий микросхем, приведенные в табл. 1.5.

Таблица 1.5



Как следует из табл. 1.5, мощность потребления микросхем мно­гих КМОП-серий становится выше, чем у биполярных.

В процессе разработки принципиальной схемы может возникнуть ситуация, когда используется только один или два вентиля из четы­рех, имеющихся в корпусе микросхемы. В этом случае целесообраз­но использовать микросхемы серии Pico-Gate. В корпусе этой ИС типа SOT23-5 содержится всего один логический вентиль вместо четырех, как в 74хх00 (ЛАЗ). Он обозначается 74AHC1G00, а в микросхеме 74LVC2G00 содержится два логических элемента, которые располо­жены в 8-выводном корпусе.
Входы и выходы цифровых микросхем

Характеристики и параметры входов и выходов цифровых микросхем определяются прежде всего технологией и схемотехникой их внутреннего строения. Но для разработчика цифровых устройств любая микросхема представляет собой всего лишь "черный ящик", внутренности которого знать не обязательно. Ему важно только четко представлять себе, как поведет себя та или иная микросхема в данном конкретном включении, будет ли она правильно выполнять требуемую от нее функцию.

Наибольшее распространение получили две технологии цифровых микросхем:

ТТЛ (TTL) и ТТЛШ (TTLS) — биполярная транзисторно-транзисторная логика и ТТЛ с диодами Шоттки;

КМОП (CMOS) — комплементарные транзисторы со структурой "металл–окисел–полупроводник".


Рис. 1.7.  Входной и выходной каскады микросхем ТТЛШ

Рис. 1.8.  Входной и выходной каскады микросхем КМОП

Различаются они типами используемых транзисторов и схемотехническими решениями внутренних каскадов микросхем. Отметим также, что микросхемы КМОП потребляют значительно меньший ток от источника питания, чем такие же микросхемы ТТЛ (или ТТЛШ) — правда, только в статическом режиме или на небольших рабочих частотах. На рис. 1.7 и 1.8 показаны примеры схем входных и выходных каскадов микросхем, выполненных по этим технологиям. Понятно, что точный учет всех эффектов в этих схемах, включающих в себя множество транзисторов, диодов и резисторов, крайне сложен, но обычно он просто не нужен разработчику цифровых схем.

Рассмотрим сначала входы микросхем.

На первом уровне представления (логическая модель) и на втором уровне представления (модель с временными задержками) о входах микросхем вообще ничего знать не нужно. Вход рассматривается как бесконечно большое сопротивление, никак не влияющее на подключенные к нему выходы. Правда, количество входов, подключенных к одному выходу, влияет на задержку распространения сигнала, но, как правило, незначительно, поэтому это влияние учитывается редко.

Даже на третьем уровне представления (электрическая модель) в большинстве случаев не нужно знать о внутреннем строении микросхемы, о схемотехнике входов. Достаточно считать, что при подаче на вход сигнала логического нуля из этого входа вытекает ток, не превышающий IIL, а при подаче сигнала логической единицы в этот вход втекает ток, не превышающий IIH. А для правильной логики работы микросхемы достаточно, чтобы уровень напряжения входного сигнала логического нуля был меньше UIL, а уровень напряжения входного сигнала логической единицы был больше UIH.

Особым случаем является ситуация, когда какой-нибудь вход не подключен ни к одному из выходов — ни к общему проводу, ни к шине питания (так называемый висящий вход). Иногда возможности микросхемы используются не полностью и на некоторые входы не подается сигналов. Однако при этом микросхема может не работать или работать нестабильно, так как ее правильное включение подразумевает наличие на всех входах логических уровней, пусть даже и неизменных. Поэтому рекомендуется подключать неиспользуемые входы к напряжению питания микросхемы UCC или к общему проводу (к земле) в зависимости от того, какой логический уровень необходим на этом входе. Но для некоторых серий микросхем, выполненных по технологии ТТЛ (например, К155 или КР531), неиспользуемые входы надо подключать к напряжению питания не напрямую, а только через резистор величиной около 1 кОм (достаточно одного резистора на 20 входов).

На неподключенных входах микросхем ТТЛ формируется напряжение около 1,5–1,6 В, которое иногда называют висячим потенциалом. Обычно этот уровень воспринимается микросхемой как сигнал логической единицы, но рассчитывать на это не стоит. Потенциал, образующийся на неподключенных входах микросхем КМОП, может восприниматься микросхемой и как логический нуль, и как логическая единица. В любом случае все входы надо куда-то подключать. Неподключенными допускается оставлять только те входы (ТТЛ, а не КМОП), состояние которых в данном включении микросхемы не имеет значения.

Выходы микросхем принципиально отличаются от входов тем, что учет их особенностей необходим даже на первом и втором уровнях представления.

Существуют три разновидности выходных каскадов, существенно различающиеся как по своим характеристикам, так и по областям применения:

стандартный выход или выход с двумя состояниями (обозначается 2С, 2S или, реже, ТТЛ, TTL);

выход с открытым коллектором (обозначается ОК, OC);

выход с тремя состояниями или (что то же самое) с возможностью отключения (обозначается 3С, 3S).

Стандартный выход 2С имеет всего два состояния: логический нуль и логическая единица, причем оба они активны, то есть выходные токи в обоих этих состояниях (IOL и IOH) могут достигать заметных величин. На первом и втором уровнях представления такой выход можно считать состоящим из двух выключателей, которые замыкаются по очереди (рис. 1.9), причем замкнутому верхнему выключателю соответствует логическая единица на выходе, а замкнутому нижнему — логический нуль.

Рис. 1.9.  Три типа выходов цифровых микросхем


Выход с открытым коллектором ОК тоже имеет два возможных состояния, но только одно из них (состояние логического нуля) активно, то есть обеспечивает большой втекающий ток IOL. Второе состояние сводится, по сути, к тому, что выход полностью отключается от присоединенных к нему входов. Это состояние может использоваться в качестве логической единицы, но для этого между выходом ОК и напряжением питания необходимо подключить нагрузочный резистор R (так называемый pull-up) величиной порядка сотен Ом. На первом и втором уровнях представления такой выход можно считать состоящим из одного выключателя (рис. 1.9), замкнутому состоянию которого соответствует сигнал логического нуля, а разомкнутому — отключенное, пассивное состояние. Правда, от величины резистора R зависит время переключения выхода из нуля в единицу, что влияет на задержку tLH, но при обычно используемых номиналах резисторов это не слишком важно.




следующая страница>


Рабочая учебная программа по дисциплине конспект лекций по дисциплине
1809.72kb.

14 09 2014
8 стр.


Рабочая учебная программа по дисциплине конспект лекций по дисциплине

Охватывает многие явления (от коррекции чтения и речи до профессиональной подготовки или смены ценностных ориентиров поведения)

834.9kb.

25 12 2014
5 стр.


Рабочая учебная программа по дисциплине «Мировая художественная культура»

Рабочая учебная программа по дисциплине «Мировая художественная культура» по специальности «050403. 65 Культурология» по циклу дпп. Ф. 11дисциплины предметной подготовки

730.69kb.

08 10 2014
4 стр.


Рабочая учебная программа по дисциплине «лексикология» для специальности 031202 «Перевод и переводоведение»

Рабочая учебная программа обсуждена на заседании кафедры перевода и переводоведения иия ургпу

491.48kb.

09 10 2014
2 стр.


Рабочая учебная программа по дисциплине «История языкознания»
159.73kb.

17 12 2014
1 стр.


Рабочая учебная программа по дисциплине «Предклинический фантомный курс»
249.74kb.

08 10 2014
1 стр.


Рабочая учебная программа по дисциплине «Теория функций комплексного переменного»
260.47kb.

17 12 2014
1 стр.


Рабочая учебная программа по дисциплине Патологическая анатомия для специальности Лечебное дело
288.1kb.

01 10 2014
1 стр.