JK-Триггер
Триггер типа JK представляет собой устройство с двумя устойчивыми выходными состояниями, обладающее двумя информационными входами J и K (рис. 7.1). По принципу действия он сходен с RS-триггером, с той разницей, что в состояниях JK-триггера нет неопределенности при одновременном поступлении сигналов высокого уровня на оба входа. На рис. 7.1В показана схема JK-триггера на ЛЭ И-НЕ. Она отличается от схемы RS-триггера только тем, что элементы DD3 и DD4 включены не как инверторы, а по входам A3 и A4 управляются сигналами с выходов триггера /Q и Q, соответственно.
Работу схемы поясняет рис. 7.1А. Если JK-триггер находится в нулевом состоянии (Q = 0, a /Q = 1 -до момента t1) и на вход J поступит сигнал показанного на рисунке вида, на выходе DD3 за счет связи выхода /Q с входом A3, возникнет сигнал низкого уровня. Он будет действовать подобно сигналу /S на входе /R/S-триггера, образованного элементами DD1 и DD2, т. е. вызовет смену состояния триггера. Если JK-триггер пребывал в единичном состоянии (Q = 1 и /Q = 0 - до момента t2) и сигнал поступит на вход K, то, рассуждая аналогично, можно убедиться, что на выходе DD4 возникает сигнал (показан на рисунке штрихами), который действует подобно сигналу /R, т. е. состояние триггера снова изменится (в этом случае на выходе DD3 напряжение высокого уровня). Когда на обоих входах J и К одновременно напряжение низкого уровня, состояние триггера сохраняется.
Рис. 7.1. JK-триггер: А - временная диаграмма работы, Б - условное графическое обозначение, В - схема с четырмя ЛЭ И-НЕ
Когда на входы J и К одновременно поступает напряжение высокого уровня, дальнейшее поведение триггера зависит от его исходного состояния.
1. Исходное состояние JK-триггера - единичное (Q = 1 и /Q = 0 - после момента t3). За счет связи /Q с A3 на входе A3 = 0 и на выходе DD3 сохраняется напряжение высокого уровня, на которое сигнал J= 1 на входе Вз не влияет. В то же самое время на выходе элемента И-НЕ (DD4) вследствие связи входа В4 с выходом Q (Q = 1) появится сигнал /R, от которого /R/S-триггер, состоящий из DD1 и DD2, сменит состояние (Q = 0, a /Q = l - после момента t4).
2. Исходное состояние триггера - нулевое (Q = 0 и /Q = 1 - после момента t4). Рассуждая аналогично, нетрудно убедиться, что на выходе DD4 сохранится напряжение высокого уровня, а на выходе DD3 появится сигнал /S, который сменит состояние /R/S-триггера (Q = 1, /Q = 0 - после момента t5).
Таким образом, в обоих случаях JK-триггер меняет свое состояние. В этом и состоит различие между JK- и RS-триггерами.
Работа JK-триггера определяется следующей таблицей состояний:
|
J |
K |
Qn+1 |
/Qn+1 |
|
0 |
0 |
Qn |
/Qn |
|
1 |
0 |
1 |
0 |
|
0 |
1 |
0 |
1 |
|
1 |
1 |
/Qn |
Qn |
JK-триггеры.
Прежде чем начать изучение JK-триггера, вспомним принципы работы RS-триггера. Напомню, что в этом триггере есть запрещённые комбинации входных сигналов. Одновременная подача единичных сигналов на входы R и S запрещены. Очень хотелось бы избавиться от этой неприятной ситуации. Таблица истинности JK-триггера практически совпадает с таблицей истинности синхронного RS-триггера.
Для того чтобы исключить запрещённое состояние, схема триггера изменена таким образом, что при подаче двух единиц JK-триггер превращается в счётный триггер. То есть при подаче на тактовый вход C импульсов JK-триггер изменяет своё состояние на противоположное. Таблица истинности JK-триггера приведена в таблице 1.
Таблица 1. Таблица истинности JK-триггера.
Режим хранения информации Режим хранения информации
|
С |
K |
J |
Q(t) |
Q(t+1) |
Пояснения |
|
0 |
x |
x |
0 |
0 |
|
|
0 |
x |
x |
1 |
1 |
|
|
1 |
0 |
0 |
0 |
0 |
|
|
1 |
0 |
0 |
1 |
1 |
|
|
1 |
0 |
1 |
0 |
1 |
Режим установки единицы J=1 |
|
1 |
0 |
1 |
1 |
1 | |
|
1 |
1 |
0 |
0 |
0 |
Режим записи нуля K=1 |
|
1 |
1 |
0 |
1 |
0 | |
|
1 |
1 |
1 |
0 |
1 |
R=S=1 запрещенная комбинация |
|
1 |
1 |
1 |
1 |
1 |
Приводить временные диаграммы работы JK-триггера не имеет смысла, так как они совпадают с приведёнными ранее диаграммами RS- и T-триггера. Условно-графическое обозначение JK-триггера приведено на рисунке 1.
Рисунок 1. Условно-графическое обозначение JK-триггера.
На этом рисунке приведено обозначение типовой цифровой микросхемы. В промышленно выпускающихся микросхемах обычно кроме входов JK-триггера реализуются входы RS-триггера, которые позволяют устанавливать триггер в заранее определённое состояние.