Министерство образования Российской Федерации
Тульский государственный университет
КАФЕДРА ЭЛЕКТРОННЫХ ВЫЧИСЛИТЕЛЬНЫХ МАШИН
МИКРОПРОЦЕССОРНЫЕ СИСТЕМЫ
ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
к курсовому проекту на тему
МИКРОПРОЦЕССОРНАЯ СИСТЕМА ДЛЯ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ
Автор курсового проекта______________ ст. гр. 230272 Федькина И.В.
Обозначение курсового проекта________________________К2.006.213
Направление 552800 «Информатика и вычислительная техника» Руководитель проекта _____________________________ Басалова Е.В.
Работа защищена:_____________________________оценка__________
Члены комиссии:______________________________________________
______________________________________________
______________________________________________
Тула 2001
Содержание
|
Введение .................................................................................... |
3 |
|
1. Техническое задание ............................................................ |
4 |
|
2. Анализ алгоритма вычислений ........................................... |
5 |
|
3.Выбор микропроцессорного комплекта ............................. ...
|
6 |
|
4. Определение структуры МПС ............................................ |
8 |
|
5. Подсистема центрального процессора .............................. .....
|
9 |
|
6. Подсистема памяти .............................................................. .
|
11 |
|
7. Подсистема ввода/вывода ................................................... .
|
14 |
|
8. Подсистема прерываний ..................................................... |
16 |
|
9. Программное обеспечение системы .................................. |
18 |
|
10. Состав функциональных элементов ................................ |
20 |
|
11. Оценка характеристик МПС ............................................. |
22 |
|
Заключение ............................................................................... |
23 |
|
Приложение 1. Листинг программы моделирования ........... |
24 |
|
Приложение 2. Результаты моделирования ........................... |
25 |
|
Приложение 3. Листинг программы прошивки ПЗУ ............ |
26 |
|
Графическая часть .................................................................... |
28 |
Введение
Курсовой проект предназначен для приобретения практических навыков проектирования несложных микропроцессорных систем различного назначения. Проект базируется на теоретической части дисциплины "Микропроцессорные системы". Задание на курсовой проект выдается руководителем проекта.
Курсовой проект выполняется с целью закрепления знаний по курсу "Микропроцессорные системы" и развития навыков самостоятельного проектирования микропроцессорных систем, специализированных на конкретный вид информации.
Задачами курсового проекта является;
• практическое овладение методикой проектирования микропроцессорных систем;
• анализ вариантов проектных решений и выбор на его основе оптимального решения;
• синтеза функциональной схемы микропроцессорной системы на основе анализа исходных данных и принятого оптимального решения;
• получение навыков разработки аппаратного и программного обеспечения микропроцессорной системы;
-
дальнейшее развитие навыков функционально-логического» схемотехнического и конструкторского проектирования, оформления и выпуска конструкторской документации в соответствии с ГОСТ. Для решения перечисленных задач необходимы знания не только
курса "Микропроцессорные системы", но и ряда смежных дисциплин, а
также умение пользоваться нормативно-справочной информацией.
1.Техническое задание
Входной сигнал задан выражением:
где w - дискретная частота , 0 Алгоритм не рекурсивной цифровой фильтрации имеет вид(1):
Кроме того, заданы следующие параметры: 1. число источников входной информации 10;
2. минимальный/максимальный диапазон изменения сигналов 3/4; 3. минимальная дисперсия 4. максимальная дисперсия 5. число потребителей выходной информации 1;
6. ограничение на время запаздывания 0.02 мс; 7. параллельная связь МПС с источником и потребителем;
8. группа эксплуатации 5. Рис.1 Графическая схема алгоритма Программа, моделирующая данный вычислительный процесс. представлена в приложении 1. Она написана на языке высокого уровня BASIC и предназначена для выяснения формата входных/выходных данных и внутреннего формата. После прогона программы был сделан вывод, что при разрядности 8 бит оптимальным является формат данных с фиксированной точкой, в котором 3 бита отведено на целую часть, 4 - на дробную и 1 - на знак.
;
;
2.Анализ алгоритма вычислений
Проектируемая МПС предназначена для цифровой обработки сигналов. Выражение (1) показывает, что алгоритм обработки информации является рекуррентным и для каждого источника входных данных необходима очередь, состоящая из четырех последних значений х. Графическая схема алгоритма представлена на рис. 1 .
3. Выбор микропроцессорного комплекта
Выбор микропроцессорного комплекта производится на основе следующих параметров: частота поступления входных данных, время запаздывания выходной информации относительно входной, входная/выходная и внутренняя разрядность. На выбор микропроцессорного комплекта также влияет эффективность системы команд для реализации данного алгоритма обработки информации.
Для решения поставленной задачи была выбрана разрядность входных/выходных данных 8 бит:
Важное значение имеет ограничение на длительность такта процессора. Для того, чтобы определить его численное значение, необходимо вычислить время аналого-цифрового преобразования и длительность цикла работы микропроцессорной системы.
Время преобразования:
Длительность цикла:
Ограничение на длительность такта работы процессора:
.
Это ограничение не существенно, так как многие процессоры, например, широко распространенные KP580 и K1810BM88, работают с гораздо меньшим временем такта. Для КР580 один такт длится 0.0000005с , а для К1810ВМ88 - 0.0000002с.
При выборе микропроцессорного комплекта анализировались разрядность, эффективность системы команд и время обработки информации.
Эффективной системой команд для реализации разработанного алгоритма обладают микропроцессоры К1810ВМ86 и K1810BM88, Микропроцессор КР580 имеет достаточную разрядность, но в его системе команд отсутствует команда умножения.
Время обработки входной информации складывается из количества тактов процессора, требуемого для выполнения всех команд программы, начиная от поступления запроса по входу IRQ и заканчивая командой выдачи результата в порт одного из приемников. Для подсчета этого числа была написана программа для предварительно выбранного микропроцессора К1810ВМ88. реализующая алгоритм обработки информации. Листинг программы с проставленными количествами тактов для команд критического участка приведен в приложении 3.
В результате подсчета было выяснено, что микропроцессор К1810ВМ88 затрачивает на обработку одного запроса 730 тактов, Учитывая, что он работает на тактовой частоте 5МГц, получаем задержку выходных данных относительно входных 0,146 мс, что удовлетворяет ограничениям технического задания.
Таким образом, для реализации проекта был выбран микропроцессорный комплект К1810 с процессором К1810ВМ88.
4.Определение структуры МПС
Проектируемая микропроцессорная система содержит центральный процессор CPU, производящий обработку данных, генератор тактовых импульсов G, формирующий синхроимпульсы CLK с частотой 5 МГц, необходимые для функционирования CPU, оперативную память RAM для хранения промежуточных- значений в ходе вычислительного процесса, постоянную память ROM для хранения программного обеспечения микропроцессорной системы и числовых констант, два программируемых контролера прерываний PIC1 и PIC2 для эффективной организации ввода данных из внешних устройств, а также 11 портов для связи с внешними устройствами, 10 из которых работают на ввод (IP 1 - IP 10), a 1 - на вывод (ОР 1).
Связь перечисленных выше устройств в микропроцессорной системе осуществляется шинами адреса (АВ). данных (DB) и управления (СВ). Структурная схема представлена на рис.2.
Рис.2 Структурная схема МПС
5. Подсистема центрального процессора
Интегральная схема К1810ВМ88 представляет собой 16-битовый микропроцессор с 8-битовой внешней шиной данных, Он предназначен. прежде всего, для перевода аппаратных средств, построенных на базе МП K58OBM80) и К580ВМ85, на программную среду МП К1810ВМ86 с целью повышения производительности этих средств. Но в данном проекте, он использован как альтернатива процессору KI810BM86. позволяющая упростить построение блоков памяти.
Назначение и нумерация выводов БИС BM88 такие же, как БИС ВМ86, но линии адреса А15-А8 используются только для выдачи
адресов, а линия ВНЕ заменена линией SSO. так как BM88 может обращаться только к байтам. Линия SSO в минимальном режиме, который используется в данном курсовом проекте, соответствует сигналу состояния STO, который вырабатывается МП ВМ86 в максимальном режиме.
Вследствие того, что в ВМ88 используется мультиплексированная во времени шина адреса/данных, в курсовом проекте применен стандартный способ демультиплексирования: выводы ADO-AD7 подаются на регистр-защелку, которая сохраняет адрес на весь цикл шины по сигналу строба ALE. Значения адресных сигналов А8-А15 запоминаются во внутреннем регистре МП, и их не нужно защелкивать. В тоже время выводы ADO-AD7 подходят к приемопередатчику,
который управляется сигналами DEN и DT/R, соответственно строб данных и направление передачи.
В качестве регистров-защелок используются две микросхемы
K1810ИР82. а роль приемопередатчика играет шинный формирователь на микросхеме К1810ВА86.Кроме того, к микропроцессору подводятся сигналы CLK, READY и RESET от генератора тактовых импульсов К1810ГФ84, соответственно, синхронизация, готовность и сброс. Сигнал синхронизации формируется из колебаний основной частоты кварцевого резонатора, подключаемого к входам XI, Х2.
Сигнал готовности ЦП K1810BM88 используется для подтверждения готовности к обмену. Так как входящие в состав микропроцессорной системы устройства имеют достаточное быстродействие, данный вход не используется.
Сигнал RESET вырабатывается внешним по отношению к микропроцессорной системе устройством.
6.Подсистема памяти
Для проектируемой микропроцессорной системы необходимы следующие минимальные ресурсы памяти;
• ОЗУ 512 байт
• ПЗУ 356 байт
Из известных разработчику микросхем были выбраны 537PУ8-статическое ОЗУ 8К*8 бит и ППЗУ 556РТ17 – 2К*8 бит.
Обе микросхемы имеют выходы данных с Z-состоянием. что позволяет их подключить непосредственно к шине данных без использования буферных регистров. Кроме того выбранные микросхемы удобны тем, что имеют несколько входов разрешения, среди которых имеются как прямые, так и инверсные.
Микросхема 537РУ8 имеет два инверсных входа CS, на один из которых подается сигнал I0/М с шины управления, реализуя разделение адресного пространства памяти и ввода/вывода, а на другой - сигнал А15 с шины адреса, реализуя разделение пространства ОЗУ и ПЗУ.
Микросхема 556РТ17 имеет два прямых входа разрешения (VI и V2) и два инверсных (V3 и V4). На вход V3 подается сигнал I0/M, разделяющий пространства памяти и ввода/вывода, а на VI - сигнал А15. Так как А15 подается на прямой вход микросхемы ПЗУ и на инверсный вход микросхемы ОЗУ, адресное пространство ПЗУ будет находиться в старших адресах, а ОЗУ - в младших. Оставшиеся входы разрешения ПЗУ не используются.
Приведенное выше распределение физической памяти является специфичным для процессора KI810BM88 и других процессоров, входящих в это семейство. ПЗУ логически привязано к старшим адресам, поскольку на него должен отображаться адрес FFFF:0000, являющийся точкой входа программы, получающей управление при включении или при аппаратном сбросе процессора. С другой стороны. ОЗУ привязано к младшим адресам, так как таблица векторов прерываний начинается с адреса 0000:0000, а прерывания используются в проектируемой системе. Более подробно карта распределения памяти представлена на рис. З.
Рис.3 Карта распределения памяти
Как видно из рис.3, ОЗУ содержит таблицу векторов прерываний
(Vectors), данные, модифицируемые в ходе вычислительного процесса (Data) и стек (Stack), необходимый для правильной обработки аппаратных прерываний. ПЗУ содержит программу инициализации (Initialization), обработчики прерываний (Interrupt Handlers) и константы (Constants), которые задают параметры цифрового фильтра. Точка входа (Entry Point) жестко привязана к адресу FOOO:FFFO и содержит первую выполняемую при сбросе команду.
7.Подсистема ввода/вывода
Подсистема ввода/вывода требуется для связи с внешней средой. Так как используется параллельная связь, то данная подсистема состоит из буферных регистров, причем для сокращения номенклатуры микросхем, входящих в перечень элементов, выбраны регистры К1810ИР82, использующиеся также как защелки адреса в подсистеме процессора. Так как источников - 1О, а приемников - 1 , то 10 регистров работают на ввод, а 1 - на вывод.
Для выбора регистра, с которым осуществляется обмен информацией, используется дешифратор адреса, построенный на микросхемах КР1533ЛАЗ (4 элемента 2И-НЕ) и КР1533ИДЗ (дешифратор 4 в 16 с двумя инверсными разрешающими входами).
Микросхема КР 1533ЛАЗ реализует логику разрешения системы ввода/вывода, т.е. разделение с пространством памяти. На один из входов разрешения дешифратора подастся проинвертированный сигнал IO/М, а на другой - проинвертированная дизъюнкция сигналов WR и RD, что обеспечивает включение дешифратора при запросе на чтение или запись одного из регистров. Входы данных дешифратора подключаются к адресным линиям АО-АЗ, следовательно порты ввода/вывода будут расположены в младших адресах. К выходу 0 дешифратора подключен регистр вывода своим входом STB, Таким образом, регистры доступны только для записи. К выходам 2-11 подключены регистры ввода своими входами разрешения. Они доступны только для чтения со стороны микропроцессорной системы. Запись в них осуществляют внешние устройства, подавая импульсы стробирования, которые направляются также в один из контроллеров прерываний. Выходы 13 и 14 дешифратора подключены ко входам CS соответственно первого и второго контроллеров прерываний. Входы выбора внутреннего регистра (А0) контроллеров прерываний подключены к адресной линии А4, поэтому два регистра одного контроллера имеют несмежные адреса. Все адресуемые регистры контроллеров прерываний доступны как для чтения, так и для записи.
Выходы 1,12,15 дешифратора не используются.
Ниже приведена таблица используемых адресов пространства ввода/вывода микропроцессорной системы.
Таблица 1. Карта портов ввода/вывода
|
Адрес |
Устройство |
|
00 |
Регистр приемника I |
|
02 |
Регистр источника 1 |
|
03 |
Регистр источника 2 |
|
04 |
Peгистр источника 3 |
|
05 |
Регистр источника 4 |
|
06 |
Регистр источника 5 |
|
07 |
Регистр источника 6 |
|
08 |
Регистр источника 7 |
|
09 |
Peгистр источника 8 |
|
0А |
Регистр источника 9 |
|
0В |
Регистр источника 11 |
|
0D |
Регистр ICW1 главного контроллера прерываний |
|
0Е |
Регистр ICW1 подчиненного контроллера прерываний |
|
1D |
Регистр маски главного контроллера прерывании |
|
1E |
Регистр маски подчиненного контроллера прерываний |
8.Подсистема прерываний
В микропроцессоре ВМ88 реализовано несколько видов прерываний;
1. внутренние - генерируемые самим процессором при делении на ноль или в режиме отладки:
2. внешнее немаскируемое - запрос на прерывание подается на вход NMI;
3. внешние маскируемые - запрос на прерывание подается на вход INTR;
4. программные - при выполнении команд INT, INTO, INT 3.
В проектируемой микропроцессорной системе используются исключительно внешние маскируемые прерывания. Прерывания других типов не могут возникнуть по следующим причинам:
1. в программе не используются команды деления;
2. флаг TF всегда сброшен;
3. вход NM1 процессора не используется;
4. программа не содержит команд прерывания.
В системе возможно появление 10 различных запросов прерываний, поэтому она содержит 2 контроллера.
Так как зарезервированные номера прерываний 0-7 не используются, на них можно отобразить IR0-IR7, т.е. установить базовый вектор первого (главного) контроллера прерываний равным нулю. Базовый вектор второго (подчиненного) контроллера прерываний установим равным 8. Установка базовых векторов производится при инициализации контроллеров, а именно при выдаче ICW2.
Инициализация контроллеров начинается с выдачи ICW1 в соответствующий порт контроллера (см. табл. 1). Оба контроллера получают значение 11h, которое расшифровывается контроллером таким образом: обнаружение запросов прерываний по фронту, в системе используется каскадирование контроллеров, при инициализации требуется ICW4.
ICW2 задает базовые векторы и рассмотрено выше.
ICW3 для главного контроллера содержит унитарный код номера линии, к которой подключен подчиненный контроллер. Так как выход INT подчиненного подключается к линии IR7 главного, главный инициализируется значением 80h. Подчиненный контроллер получает значение 07п, которое является позиционным кодом той же самой линии. Впоследствии он опознает этот код на линиях CAS при подтверждений процессором запроса на одно из каскадируемых прерываний и поместит на линии данных номер вектора прерывания.
ICW4 для обоих контроллеров равно 03h, что указывает на режим совместимости с процессором КШОПМ86/88 и на автоматическое завершение обработки прерываний (AEOI). Последняя настройка означает, что при установлении бита в регистре обслуживаемых запросов (ISR) при подтверждении прерывания вторым импульсом INTA автоматически будет сброшен соответствующий бит регистра запросов (IRR). Это позволяет незначительно сократить код обработчиков прерываний, так как отпадает необходимость явной выдачи ЕOI в порты контроллеров.
9. Программное обеспечение системы
Программное обеспечение микропроцессорной системы представляет собой код. прошитый в ПЗУ, дамп которого представлен в приложении 4.
При сбросе микропроцессора внешним сигналом RESET его регистры устанавливаются следующим образом:
AX=ВX=СX=DX=S=DI=BP=SP=0000
DS=ES=SS=0000
CS:IP=FFFF:0000
FLAGS=0002
С точки зрения программиста это означает, что первая выполняемая команда или точка входа программы начальной загрузки обязательно должна быть привязана к адресу FFFF:0000, а также, что не обязательно инициализировать регистры нулем, если это требует логика программы.
При написании программы инициализации были учтены оба факта. Стартовый код располагается по вышеуказанному адресу и первое, что делает загрузчик- инициализирует контроллеры прерываний. Так как от точки входа до конца адресного пространства всего 16 байт, далее располагается команда JIMP, которая перелает управление продолжению программы инициализации, располагающемуся в младших адресах ПЗУ. Следующее действие загрузчика- установка векторов прерываний 00-0С и обнуление области памяти, хранящей текущие значения переменных вычислительного процесса. Далее система готова к приему и обработке данных, поэтому программа инициализации завершается установкой указателя стека SP на старшие адреса ОЗУ, разрешением прерываний и выдачей команды HLT.
При поступлении запроса на один из входов IR микропроцессор организует стандартный цикл подтверждения прерывания и передает управление соответствующему обработчику прерывания.
Обработчик прерывания заносит в регистр DX номер порта источника запроса, а в регистр SI - адрес структуры данных, относящихся к данному источнику. Далее выполняется переход к процедуре, непосредственно отвечающей за вычислительный процесс. После отправки результата приемнику необходимо подготовить систему к принятию следующего запроса. Традиционно это делается возвратом из прерывания по команде IRET. Но в данной версии прошивки используется тот факт, что возврат происходит всегда в одну и ту же точку программы - на команду HLT, поэтому достаточно очистить стек и разрешить прерывания.
10. Состав функциональных элементов
Задействованные в микропроцессорной системе функциональные элементы сведены в таблицу 2. Это позволит оценить потребляемую мощность, качество проектирования.
Таблица 2. Состав функциональных элементов
|
Элементы схемы
|
Тип микросхемы |
Тип корпуса |
Кол-во корпусов
|
Общая площадь,
мм2 |
Потребляемый общий ток, мА
|
Время Задержки, нс |
|
G |
К1810ГФ84 |
DIP20 |
1 |
375 |
140 |
|
|
CPU |
К1810ВМ88 |
D1P40 |
I |
750 |
340 |
|
|
RG |
К1810МР82 |
DIP20 |
12 |
4500 |
1920 |
45 |
|
BD |
КР1810ВА86 |
DIP20 |
1 |
375 |
160 |
30 |
|
"И-НЕ" |
KP1533ЛA3 |
DIP14 |
t. |
150 |
3 |
24 |
|
RAM |
537РУ8 |
DIP24 |
1 |
270 |
2 |
220 |
|
РКОМ |
556РТ17 |
DIP24 |
1 |
270 |
175 |
50 |
|
DC |
КР1533ПДЗ |
DIP24 |
I |
270 |
35 |
25 |
|
РIС |
К1810ВН59А |
DIP28 |
2 |
1080 |
170 |
300 |
|
ВСЕГО: |
|
|
21 |
8040 |
2945 |
|
По таблице можно определить потребляемую мощность:
W = lсс * Uсс= 2.945A * 5В = 14.725Вт.
Для правильной работы схемы требуется, чтобы все входы/выходы были согласованы, для этого должно выполняться условие Кр > Ко для токов и емкостей. Наибольший коэффициент разветвления у шины данных и управления. Рассчитаем нагрузочную способность по линиям шины управления, т.к. они не имеют буферных элементов способных повысить их нагрузочную способность. Для расчета понадобятся следующие параметры: IMIN вых= -8мА, Сдоп вых =100пФ, IMAX вх= -0.4мА, Сн=10пФ. Подставим эти значения в следующую формулу.
Так как максимальный коэффициент объединения Ко=4 для сигнала WR, что легко проверить по функциональной схеме, и это значение меньше коэффициента разветвления, то нагрузка в данной схеме согласована, и дополнительных буферных элементов не требуется.
Исходя из времен задержек используемых схем и временных диаграмм работы микропроцессора, можно построить временные диаграммы обмена данными и формирования сигналов на шине. В графической части курсового проекта приведена временная диаграмма цикла чтения порта ввода, который происходит при выполнении команды IN AL,DX.
11. Оценка характеристик МПС
Чтобы оценить качество спроектированной микропроцессорной системы, рассчитаем следующий критерий;
,
где Тз - заданное время формирования ответной реакции. Тф -фактическое время формирования, W - количество БИС, составляющих систему.
Разработанная МПС имеет следующие параметры:
-
входная/выходная разрядность - 8 бит; -
внутренняя разрядность - 16 бит, -
быстродействие (операции регистр-регистр) - 1.66 млн. операций/с; -
объем ПЗУ-0.5 Кб, объем ОЗУ - 2 Кб; -
потребляемая мощность-16 Вт; -
напряжение питания - 5В.
Заключение
Выполнение курсового проекта состояло из следующих этапов:
-
анализ алгоритма обработки данных; -
разработка программы на языке BASIC для моделирования процесса обработки; -
выбор микропроцессорного комплекта на основе нескольких критериев, в том числе эффективности системы команд, количества необходимых БИС и т.д.; -
разработка подсистем центрального процессора, памяти и ввода/вывода (выбор используемых микросхем, распределение адресного пространства); -
разработка программы прошивки ПЗУ; -
оценка электрических и временных параметров схемы с составлением временных диаграмм; -
выполнение конструкторской документации.
В процессе выполнения курсового проекта были освоены навыки проектирования микропроцессорных систем, закреплены знания по курсу "Микропроцессорные системы", освоены методики работы с нормативно-справочной информацией, а также выполнения конструкторской документации в соответствии с ГОСТ.
Литература
1. Аппаратура персональных компьютеров и ее программирование. IBM PC/XT и PS/2. - М.: Радио и связь, 1995.
2. ГОСТ 2.743-91 ЕСКД. Обозначения условные графические в схемах. Элементы цифровой техники.
3. Матикашвили Т.И. Оформление документов по программированию и цифровой электронике. - Тула: ТГТУ, 1994.
4. Микросхемы памяти, ЦАП и АЦП: Справочник - 2-е издание, стереотип,; - М.:КУбК-а, 1996.
5. Микропроцессорный комплект К1810: Структура. программирование, применение: Справочная книга/ Ю.М.Казаринов, и др.; - М.:Высш.шк., 1990.
6. Русак И.М.. Луговский В.П. Технические средства ПЭВМ:
Справочник/ Под ред. И.М.Русака. -Мн.: Высш.шк.. 1996.
7. Токарев В.Л. Микропроцессорные системы: методические указания по выполнению лабораторных работ и курсового проекта для студентов специальности 220100 дневного и вечернего обучения. - Тула: ТГУ, 1997,
Приложение 1.
Листинг программы моделирования
DEF FNX1(N)=.95*SIN(.41*N)+.89*SIN(.27*N)+.72*SIN(.12*N)+.95*SIN(.1*N)
DEF FNX2(N)=.64*SIN(.21*N)+.49*SIN(.87*N)+.12*SIN(.82*N)+.35*SIN(.7*N)
DATA .75, .475,1,- .125, ’**b3,b2,b1,b0**’
DIM X(4)
P1=3.1415926
FOR N=1 TO 100
Y=0
X=FNX1(2*P1*N)+FNX2(2*P1*N)
X(4)=X
FOR I=1 TO 4
READ CON
Y=Y+X(I)*CON
IF I=4 THEN RETURN
X(I)=X(I+1)
NEXT I
RESTORE
PRINT “X(“;N; “)=”; X,”Y(“;N;”)=”; Y
NEXT N
BEEP
STOP
Приложение 2. Результаты моделирования
Х( 1 ) = 2.437929 Y( 1 ) = 2.437929
X( 2 ) = .5502115 Y( 2 ) = 1.159694
X( 3 ) = 1.56336 Y( 3 ) = 2.843692
Х( 4 ) = .3531147 Y( 4 ) = 1.2114438
X( 5 ) = .5872948 Y( 5 ) = l1.581176
Х( 6 ) =-.641121 Y( 6 ) = -1.877068
X( 7 ) =-.763458 Y( 7 ) = -2.783948
X( 8 ) = .5922412 Y( 8 ) = -1. 082462
X( 9 ) =-.7065795 Y( 9 ) = -l.236804
X( 10 ) = .3908362 Y( 10 ) = 1.125071
X( 11 ) = .9640808 Y{ 11 ) = .2475593
X( 12 ) = 1,603948 Y( 12 ) = 2.4&2788
X( 13 ) = 1.406301 Y( 13 ) = 1.977629
X( 14 ) =-l.90546 Y( 14 ) = -1.035852
X( 15 ) = .3507384 Y( 15 ) = .1258903
X( 16 ) = -.4459975 Y( 16 ) = -1.519896
X( 17 ) = -1.37773 Y( 17 ) = -.570463
X( 18 ) = -.3378686 Y( 18 ) = —1.331126
X( 19 ) = -.1128355 Y( 19 ) = —.539313
X( 20 ) = 1.840327 Y( 20 ) = 1.991031
X( 21 ) = -.9109312 У( 21 ) = -.5623769
Х( 22 ) = .1339135 Y( 22 ) = .8247(105
X( 23 ) = 1.447198 Y( 23 ) = .4404086
X( 24 ) = -.6166021 Y(24)=.37553Й7
Х( 25 ) = 4.993984Е-02 Y( 25 ) = -.306109
Х( 26 ) = -.7476432 Y( 26 ) = -1.404605
X( 27 ) = 1.077342 Y( 27 ) = 1.300287
X( 28 ) = -.55B5506 Y( 28 ) = -.813701
X( 29 ) = -1.84725 Y( 29 ) = -1.181945
X( 30 ) = .9934166 Y( 30 ) = -.2009113
X( 31 ) = -.4105349 Y( 31 )= -.6529824
X( 32 ) = .2533015 Y(32)=1.072749
X( 33 ) = 7.142872E-02 Y( 33 ) = -.60367S8
X( 34 ) = 1.3Ё4516 Y( 34 ) = 1.860198
Х( 35 ) = 1.720269 Y( 3S ) = 1.8S0623
X( 36 ) = -1.719299 Y( З6 } = -.5985943
Х( 37 ) = .1293902 Y( 37 ) = 5,427Э5Е-02
X( 35 ) = -.7331526 Y{ 38 ) = -1. 8.58491
X( 39 ) = -1.435666 Y( 39 ) = -.8141673
Х( 40 ) = -.978б7ё8 Y( 40 } = -2.039746
Х( 41 ) = -.2835125 Y( 41 ) = —.8396869
X( 42 ) = 2.75736 Y( 42 ) = 2.554989
X( 43 ) = .2588916 Y( 43 ) = .9670397
X( 44 ) = .8901562 Y( 44 ) = 2.260934
X( 45 ) = 1.433719 Y( 45 ) = .8728118
X( 46 ) = -.94.11412 Y( 46 ) = .149837
Х( 47 ) = -l.453lB2 Y( 47 ) = -l.306764
X( 48 ) = -2.693951 Y( 48 ) = -3.738096
X( 49 ) = .335352 Y(49)=-.5048038
X( 50 ) = 1.3417S4E-05 Y( 50 ) = —.9373509
Х( 51 ) = —.3354018 Y[ 51 ) = .5652162
X( 52 ) = 2.693955 Y( 52 ) = 2.164397
X( 53 ) = 1.353194 Y( 53 ) = 2.035453
Х( 54 ) = .944151 Y( 54 ) = 2.605957
Х( 55 ) = -1.433698 Y{ 55 ) = -1.475622
Х( 56 ) = -.8901652 Y( 56 ) = -.8398908
Х( 57 ) = -.2588741 Y( S7 ) = —1.403632
X( 58 ) = -2.757366 Y( 58 ) = -2.669248
X( 59 ) = .2835079 Y( 59 )= -.4796086
X( SO ) = -.9786873 Y( 60 ) = -.2076562
X( 61 ) = -1.435658 Y( 61 ) = 2.694501
X( 62 ) = .7331755 Y( 62 ) = 1.05531
Х( 63 ) = 1293967 Y( 63 ) = -.5862435
X( 64 ) = 1.71?304 Y( 64 ) = 1.656398
X( 65 ) = -1.740246 Y( 65 ) = 1.421132
X( 66 ) = -1.361531 Y( 66 ) = —.898Э227
X( 67 ) = -7.1412E-02 Y( 67 ) = -1.818763
X( 68 ) = -.2533103 Y( 68 ) = -9.179568E-02
X( 69 ) = .3105414 Y( 69 ) = .4197102
Х[ 70 ) = -.9939188 Y( 70 ) = —1.075522
X( 71 ) = 1.847246 Y( 71 ) = 1.905211
Х( 72 ) = .5585706 Y( 72 ) = .3731554
X( 73 ) = -1.077357 Y( 73 ) = .3254536
X( 74 ) = .7476458 Y( 74 ) = -2.616646E-02
X( 75 ) = -5.000201Е-03 Y( 75 ) = -.2281573
X( 76 )= .6165336 Y( 76 ) = 1.27944
Х( 77 ) = -1.447179 Y( 77 ) = —1.716236
X( 78 ) = -.1389176 Y( 78 ) = -3.000295E-02
X( 79 ) = -.9109481 Y( 79 ) = -6.270036E-02
X( 80 ) = -1.640329 Y( 80 ) = -1.104499
X( 81 ) = .1128341 Y( 81 ) = -.1160929
X( 82 ) = .3378693 Y( 82 ) = -.733027
X( 83 ) = 1.377445 Y( 8Э ) = 2.23036
X( 84 ) = .4460153 Y( 84 ) = .6023351
X( 85 ) = -.350753 Y( 85 ) = -.41113397
X( 86 ) = 1.905467 Y( 86 ) = 1.596941
X( 87 ) = -1.406275 Y( 87 ) = -1.052311
X( 88 ) = -1.603959 Y( 88 ) = -.947272
X( 83 ) = —.9840588 Y( 89 ) = —2.718645
X( 90 ) = -.3908579 Y( 90 ) = -,63731S1
X( 91 ) = .7065761 Y( 91 } = .3646846
X( 92 ) = -.59224 Y( 92 ) = -.4153927
X( 93 } = 2.763941 Y( 93 ) = 2-969698
X( 94 ) = 1.641141 Y( 94 ) = 1.7ЭЗ8473
Х( 95 ) = -.5872989 Y( 95 ) = 1.42314
X( 96 ) = -.353107 Y( 96 ) = -.7505034
X( 97 ) = -1.563362 Y( 97 ) = -1.021516
X( 98 ) = -.5502162 Y( 98 ) = -.82564
X( 99 ) = -2.437906 Y( 99 ) = -3.32312
Х(100 ) = -4.690907E-05 Y( 1OO ) = -.365715
Приложение 3. Листинг программы прошивки ПЗУ
|
Program |
segment |
0F000h |
|
|
Assume |
Cs:Program, es:Program |
|
|
org |
FF4Eh |
|
Startprog: |
xor |
Ax,ax |
|
|
mov |
Es,ax |
|
|
xor |
Di,di |
|
|
mov |
Ax,offset Int 00 |
|
|
mov |
Cx,0Ah |
|
|
Cld |
|
|
SetVect: |
Stosw |
|
|
|
xchg |
Bx,ax |
|
|
Stosw |
|
|
|
xchg |
Bx,ax |
|
|
add |
Ax,(Int01-Int00) |
|
|
loop |
SetVect |
|
|
mov |
Ax,0 |
|
|
mov |
Es,ax |
|
|
mov |
Di,03Ch |
|
|
mov |
Cx,50 |
|
|
xor |
Al,al |
|
|
repz |
Atosb |
|
|
Cli |
|
|
|
mov |
Ax,es |
|
|
mov |
Ds,ax |
|
|
xor |
Dh,dh |
|
|
mov |
Cx,0Ah |
|
|
mov |
Si,offset Init String |
|
Init PIC: |
Logsw |
|
|
|
mov |
Dl,ah |
|
|
out |
Dx,al |
|
|
loop |
InitPIC |
|
|
mov |
Ax,0 |
|
|
mov |
Ds,ax |
|
|
Sti |
|
|
|
Hlt |
|
|
Int00: |
mov |
Al,0 |
|
|
mov |
Dx,02h |
|
|
jmp |
Short Processing |
|
Int01: |
mov |
Al,1 |
|
|
mov |
Dx,03h |
|
|
jmp |
Short Processing |
|
Int02: |
mov |
Al,2 |
|
|
mov |
Dx,04h |
|
|
jmp |
Short Processing |
|
Int03: |
mov |
Al,3 |
|
|
mov |
Dx,05h |
|
|
jmp |
Short Processing |
|
Int04: |
mov |
Al,4 |
|
|
mov |
Dx,06h |
|
|
jmp |
Short Processing |
|
Int05: |
mov |
Al,5 |
|
|
mov |
Dx,07h |
|
|
jmp |
Short Processing |
|
Int06: |
Mov |
Al,6 |
|
|
Mov |
Dx,08h |
|
|
Jmp |
Short Processing |
|
Int07: |
Mov |
Al,7 |
|
|
Mov |
Dx,09h |
|
|
Jmp |
Short Processing |
|
Int08: |
Mov |
Al,8 |
|
|
Mov |
Dx,0Ah |
|
|
Jmp |
Short Processing |
|
Int09: |
Mov |
Al,9 |
|
|
Mov |
Dx,0Bh |
|
|
Jmp |
Short Processing |
|
Processing: |
Mov |
Bx,05h |
|
|
Mull |
Bl |
|
|
mov |
Si,ax |
|
|
add |
Si,03Ch |
|
|
mov |
Bl,DS:[SI+4] |
|
|
in |
Al,dx |
|
|
mov |
DS:[SI][BX},al |
|
|
inc |
Bl |
|
|
and |
Bl,03h |
|
|
mov |
DS:[SI+4],bl |
|
|
mov |
Di,offset |
|
|
xor |
Dx,dx |
|
|
mov |
Cx,04h |
|
Accumul: |
mov |
Al,es:[DI] |
|
|
imul |
Byte ptr DS:[SI][BX] |
|
|
add |
Dx,ax |
|
|
dec |
Di |
|
|
inc |
Bl |
|
|
and |
Bl,03h |
|
|
loop |
Accumul |
|
|
mov |
Ax,dx |
|
|
mov |
Dx,0 |
|
|
out |
Dx,al |
|
|
Sti |
|
|
|
Hlt |
|
|
Const |
db |
0CH,0EH,10H,0FEH |
|
InitString |
dw |
0D11H,0E11H,1D00H,1E08H,1D80H |
|
|
dw |
1E07H,1D03H,1E03H,1D00H,1EF0H |
|
|
db |
(0FFF0H-$)N DUP(0) |
|
Start Exec: |
jmp |
Start Prog |
|
Program |
ends |
|